cadence

要谈IC设计的流程，首先得搞清楚IC和IC设计的分类。 集成电路芯片从用途上可以分为两大类： 通用IC （如CPU、DRAM/SRAM、接口芯片等）和 专用IC（ASIC） （Application Specific Integrated Circuit），ASIC是特定用途的IC。从结构上可以分为 数字IC、模拟IC和数模混合IC 三种，而SOC（System On Chip，从属于数模混合IC）则会成为IC设计的主流。从实现方法上IC设计又可以分为三种， 全定制（full custom）、半定制（Semi-custom）和基于可编程器件的IC设计 。全定制设计方法是指基于晶体管级，所有器件和互连版图都用手工生成的设计方法，这种方法比较适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用IC或ASIC。基于门阵列（gate-array）和标准单元（standard-cell）的半定制设计由于其成本低、周期短、芯片利用率低而适合于小批量、速度快的芯片。最后一种IC设计方向，则是基于PLD或FPGA器件的IC设计模式，是一种“快速原型设计”，因其易用性和可编程性受到对IC制造工艺不甚熟悉的系统集成用户的欢迎，最大的特点就是只需懂得硬件描述语言就可以使用EDA工具写入芯片功能。 从采用的工艺可以分成双极型(bipolar)，MOS和其他的特殊工艺 。硅（Si

近些年半导体制程突飞猛进，从65到40到28到16到7到5到3，十载时光更迭了6代。猛进的制程使得单颗芯片内集成更多功能成为可能，而从可能到实现最大的挑战落在EDA工具端，一场如火如荼的技术革新引爆于EDA行业。 Cadence无疑是这场技术革新的领跑者，自带王者光环的Innovus自诞生之日起就以孤胆英雄之姿横在设想跟实现之间，完成了千万颗芯片点亮的心愿。而横空出世的Genus则是这场技术革新的另一颗硕果。 Genus是干什么的？ 2015年之前，这个世上活着两个综合工具：DC跟RC，跳脱开工具具体的变量跟命令，从方法学上看，二者都是吃入library+RTL+SDC+（Power Intent+Physical），经translation —> optimization —>mapping，吐出一个映射到特定工艺库上的网表文件及一堆报告，究其本质就是在解方程求最优解。 为了弥合设计跟实现间的鸿沟，2015年6月脱胎于RC的Genus诞生于世，昭示着综合新时代的到来，相较于上一代，Genus有更大的胃口、更佳的引擎、更快的速度、更好的correlation。 Genus的大胃口 由于单一芯片内可集成更多功能模块，在一定人力的范围内，亟需EDA工具处理大模块的能力，局限于算法本身的处理能力，上一代综合工具的舒适区在2M以下，Design再大一点不止runtime长

这一篇老李给大家简单介绍一下工业界常用的 CDC检查工具Spyglass ，然后奉上 CDC设计和验证中的工程经验总结 。如果你已经熟悉Spyglass CDC，那么你可以跳过第一部分。全篇干货满满，总计三千多字，希望大家一定能够读到最后。 一、CDC检查工具 我们先来说CDC检查工具。业界三大EDA公司Synopsys, Cadence, Mentor都有各自的CDC工具： Synopsys Spyglass CDC® , Cadence Conformal Constraint Designer® , Mentor Questa® . 而这其中以Synopsys公司的Spyglass CDC最为常用，市场占有率最高。在很多公司里都以Spyglass CDC作为 Sign-off的标准 。 Spyglass CDC的基本功能是它已经定义好了一系列的 设计规则(rule) ，然后基于这些规则来对设计进行检查，看设计是不是满足了这些规则，如果有违反规则的设计，它会把这些违反的地方报告出来让设计人员进行debug。不同的规则被划 分为几个大类，称之为goal 。举例来说，首先它会对设计和constraint进行 设置检查(setup rule check) ，比如是不是每一个flop的时钟都有定义，reset信号有没有定义等等。当setup rule check过了之后

硬件工程师是离不开原理图设计和PCBLayout的，为了设计出高效的PCB大家一定都有使用比较顺手的设计软件，下面一起来看一下常用的PCB设计软件。 01 Protel/DXP/Altium Desginer 之所以把这几款软件放在一起，是因为他们都属于同一家公司的。这几款软件在国内比较流行，简单易学，操作比较人性化，收获了不少的粉丝。该软件发展至今， 形成了完整的全方位电子设计系统，包含电路原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计（包含印制电路板自动布线）、可编程逻辑器件设计、图表生成、电子表格生成、支持宏操作等功能，并具有Client/Server（客户/服务器）体系结构。 02 Cadence allegro Cadence allegro高速信号设计实际上的工业标准。PCB Layout功能非常强大。仿真方面也非常强大，自带仿真工具，可实现信号完整性仿真，电源完整性仿真。制作高速线路板方面绝对的霸主地位。据统计60%的电脑主板40%的手机主板都是Cadence画的，可见它的市场占有率有多高。 03 PADS PADS软件是MentorGraphics公司的电路原理图和PCB设计工具软件。目前该软件是国内从事电路设计的工程师和技术人员主要使用的电路设计软件之一，是PCB设计高端用户最常用的工具软件。PADS作为业界主流的PCB设计平台

原理图设计软件：会 ORCAD 就可以了，支持的Netlist超多，基本是业界标准。 PCB Layout 软件 1、 Protel ，现在推 Altium Designer。国内低端设计的主流，国外基本没人用。简单易学，适合初学者，容易上手；占用系统资源较多，对电脑配置要求较高。在国内使用protel的人还是有相当的市场的，毕竟中小公司硬件 电路 设计还是低端的居多，不过建议各位尽早接触学习别的功能更优秀的软件，不要总在低层次徘徊。 2、pads PADS 软件用的人也是相当的多，好用，易上手，个人感觉比Protel好不知多少倍。适合于中低端设计，堪称低端中的无冕之王。现在市场上使用范围最广的一款eda软件，适合大多数中小型企业的需求。其本身没有 仿真 ，做高速板时，要结合其他专用仿真工具，如hyperlynx。 3、 Cadence allegro高速板设计中实际上的工业标准。无论哪一方面都超牛。PCB Layout工具绝对一流，稍微熟悉一点后就不再想用其他工具了，布线超爽。仿真方面也是非常的牛，有自己的仿真工具，信号完整性仿真，电源完整性仿真都能做。在做pcb高速板方面牢牢占据着霸主地位。要知道这个世界上60%的电脑主板40%的手机主板可都是拿 Allegro 画的啊！ 4、 Mentor WG稍逊于CADENCE，但同样是顶级工具，针对的是高端电路设计，同样有自己的仿真工具

田海立@CSDN 2020-12-13 TVM在每年12月初举办TVM Conference，今年的会议由于疫情于太平洋时间12/3～4在网上进行，不过由于时差并不利于亚太地区，估计国内在线观看者并不多，现在视频已经在官网（ https://tvmconf.org/ ）公开。本文不具体介绍内容，仅从参与的厂商有TVM的朋友圈看TVM的生态。 TVMConf 2020有这么几个 专题 ：Tutorial / Keynote / Conference / Lightning Talk。 Tutorial 提前一天举行做一个基础的引导； Keynote 主题演讲。第一天上午集中进行简短介绍； Conference 是关键的专题报告，其中有两场Google与Microsoft的是邀请报告； Lightning Talk 是简短的几分钟报告 所以，看TVM的朋友圈，基本上从Conference和Lighting Talk上就基本上能看出来。 从官网拉一下并过滤出Conference的数据： 过滤出Lightning Talk的数据： 里面还有很多大学等研究机构，暂时不统计。可以看到出现在 朋友圈里的工业界 身影： 硬件/IP厂商 ：Imagination / Synopsys / ARM / Xilinx / AMD / Bosch 手机soc ：MTK / Qualcomm /

趁着学习Cadence的时间，写一篇关于元器件的原理图封装、PCB封装和3D封装制作的文章分享给大家。个人能用有限，有不足的地方，欢迎大家指出。我使用的是Cadence 16.6版本。这里以MP2359为例，先看技术手册，封装为SOT23-6，如下图所示。 一、焊盘制作 打开Pad Designer软件 因为我们做的是表贴焊盘，在Parametes选项卡中我们只修改Units为Millimeter，即单位修改为毫米。 选择Layers选项卡，勾选SIngle layer mode，表示我们使用的是表贴焊盘模式，选择BEGIN LAYER层，在Geometry中选择Rectangle焊盘，再根据手册输入Width 0.6mm和Height 1.2mm。在BEGIN LAYER层前单击鼠标右键，选择Copy，粘贴到SOLDERMASK_TOP层和PASTEMASK_TOP层，即阻焊层和钢网层。 由于阻焊层要求要比实际焊盘边距大0.1mm，所有我们还要修改阻焊层，选择SOLDERMASK_TOP层，修改Width 0.8mm和Height 1.4mm。 到这里我们焊盘制作完成，点击菜单栏File，选择Save as，命名s_rect_x0_6_y1_2.pad，我这里使用的规则s表示表贴，rect表示矩形，x为宽，y为高，点击保存即可。 注意命名除了数字、字母、下滑杠和中杆以外

毫无疑问，印刷电路板（PCB）是人类技术中 具有 里程碑意义的工具， 这是为什么呢？ 这是因为当今在每一个电子设备中都隐藏着它的身影。 就像其他历史中的伟大发明一样，PCB也是随着历史 车轮前进而逐步成熟的，至今已经有130年的发展历史，它是工业革命车轮中最为靓丽的 一道风景。 PCB成为优化电子设备生成工艺的手段，曾经那些使用手工制作的电子设备不得不用PCB来替代了，这都是因为电路板上将会集成更多的功能！ 见下图，对比一下1968年计算器中的电路板和现代计算机的主板。 下面就是关于PCB的十个有趣的事实： 0 1 颜色 即使对于一些并不了解PCB是干什么的人来说，也大体知道PCB的样子是什么，它们至少看起来，给人一种具有一种传统风格，那就是它的绿色。 这个绿色实际上是阻焊层玻璃油漆透光的颜色，阻焊层虽然名称是阻焊，但它的主要功能还是 保护覆盖的线路免受潮湿、灰尘的侵扰 。 至于阻焊层为何选择绿色，主要的原因被认为绿色是军队防护标准，军方设备中PCB最早使用了阻焊层来保护电路在野外的可靠性，绿色是军队里自然保护色。 还有人认为最初的阻焊油漆所使用的环氧树脂的颜色本身就呈现绿色，于是一直沿用至今。 现在阻焊层的颜色已经是多种多样的，有黑色、红色、黄色等等， 毕竟绿色并不是工业标准。 0 2 谁先发明了PCB 如果问谁发明了印刷术，这个殊荣当属 中国北宋年间的毕昇 。

10月4日中芯国际正式回应了外界对于其进口技术限制的传闻做出了回应，目前如果想向中芯国际出口技术的确需要获得许可证。 我们看到中芯国际此前已经明确表态在9月15日后将不会向华为供货，所以如果与华为同是难兄难弟了，那么中芯是否会继续向华为供货也值得观察 。 而在此之前，华为 mate40系列 手机也成为 最后一款搭载麒麟高端芯片的 型号。Mate40 搭载 的 麒麟 9000 处理器，是业内首款采用5nm工艺制程的芯片；不过 由于 5 nm 制程的工艺全世界 仅有 台积电 一家具备制造能力别无分号 ， 据悉5nm的 麒麟 9000台积电的产能， 也只能 为 一千万颗左右，用“登场即成绝唱”来形容Mate 40 与麒麟 9000 组合的悲壮一点也不为过。 而这里非常值得我们观点的一点是，今年国庆央视专题揭秘了 北斗导航 系统的制造过程 ， 而通过北斗的成功， 我们 是否能找到在基础研究领域 我们自己的 路在何方呢？ 信息网络的眼睛导航系统 如果说当下的世界没有了7 nm 芯片，那么我们将失去很多好用的手机，而如果没有了导航卫星，那我们几乎失去所有。从歼2 0 、东风导弹到高铁、飞机乃至 外卖 滴滴、共享单车都离不开全球定位系统的支持。不过在北斗之前全球定位系统是一种被欧美所垄断的技术，而正是在G PS 技术的加持下，美国可以随心所欲的对伊拉克、阿富汗发起外科手术式的精确打击

软银集团今天表示，阿里巴巴集团联合创始人马云（Jack Ma）将出任董事13年后将辞职。马云的辞职将于6月25日（软银集团年度股东大会之日）生效。那么到底是什么原因呢？ 该公司没有给出辞职的原因，但在过去的一年中，马云一直从业务职位撤回，专注于慈善事业。去年9月，他辞去了阿里巴巴董事长的职务，并有望在今年的年度股东大会上辞职。 马云与软银集团董事长兼首席执行官孙正义正有着长期的业务关系。软银是阿里巴巴的第一批主要支持者之一，据报道，在电子商务公司成立一年后的2000年，软银投资了2000万美元。截至2020年2月SEC的文件显示，它拥有阿里巴巴约25.1％的股份。它在阿里巴巴的股份目前价值超过1000亿美元，使其成为软银集团最有价值的投资。 软银集团的宣布是在计划发布糟糕的第一季度收益报告的几个小时之前作出的。该公司上个月表示，预计其1000亿美元的愿景基金将亏损约165亿美元，这主要是由于WeWork即将倒闭以及COVID-19大流行对包括Uber和Oyo在内的其他投资组合公司的影响。预计该公司每年的运营亏损为125亿美元。 为了减少债务并增加现金储备，软银集团在三月份表示，正在出售或货币化其410亿美元的资产，并回购其47亿美元的股票。 在软银集团现有的11位董事中，马云是唯一要离职的人。该公司还表示，已在股东大会上提名了三位新的董事会成员进行选举：软银集团首席财务官后藤佳光