jTag

9.按键 共有1个系统复位按键(KEY0：FULL RESET)，1个热复位按键(KEY6：WARM RESET)，2个DSP端的用户按键(KEY1：NMI，KEY2：USER0)，3个FPGA端的用户按键(KEY3：USER1，KEY4：USER2；KEY5：USER3)，硬件及引脚定义如下图： 图 17 FULL RESEET 图 18 系统复位按键 图 19 各按键对应位置 图 20 热复位按钮 图 21 DSP端的用户按键 图 22 FPGA端的用户按键 10.启动 拨码 开关 SW2设有5位启动拨码开关，如下图方向放置，当拨码拨至ON的一端表示为1，硬件及引脚定义如下图： 图 23 图 24 图 25 11. JTAG接口 开发板引出3个JTAG接口，DSP端2个(CON5:MIPI、CON6:TI Rev B JTAG)，FPGA端1个(CON8:FPGA JTAG)， 硬件及引脚定义如下图： 图 26 图 27 MIPI 图 28 TI Rev B JTAG 图 29 FPGA JTAG 12.串口 开发板上共引出了3个串口，分别是CON9、CON10和CON12。DSP端2个，CON9是UART0，使用CH340转成Micro USB接口；CON10是UART1，为RS485串口。FPGA端1个，CON12是UART，使用CH340转成Micro USB接口

　　大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家分享的是 为i.MXRT设计更新Segger J-Link Flash下载算法文件 。 　　想要在Flash中调试，基本是离不开Flash下载算法的，毕竟要先将代码烧写进Flash，然后才能调试。主流MCU开发环境（MCUX / IAR / Keil）以及调试工具（J-Link）的Flash下载算法设计思路基本都差不多，简单的说，就是把Flash擦写操作的底层驱动代码可执行文件通过JTAG/SWD预先加载到MCU内部RAM里，然后继续从JTAG/SWD接收应用程序代码数据并调用预加载的Flash擦写操作代码实现下载。 　　痞子衡前段时间为大家介绍过 《利用i.MXRT系列ROM提供的FlexSPI driver API可轻松IAP》 ，其实MCU开发环境和调试工具里的Flash下载算法也在某种程度上算是一种IAP，目前最新版本的开发环境和工具基本上都是基于ROM API来实现i.MXRT的Flash下载算法的。 　　在i.MXRT所有Flash下载算法里，痞子衡认为Segger J-Link版的Flash下载算法是最应该掌握的，毕竟Segger提供了完善的软件工具支持（Jlink commander、J-Flash、Ozone），既可独立使用，也可嵌入其他MCU开发环境中使用（实际上它与Keil算法文件是兼容的）

随着中国经济的发展和城市化的进程，交通拥堵从大城市蔓延到中小城市，人流和车流高峰期的拥堵成了常态，这对保证城市的正常运转带来了极大的挑战。几乎所有的城市，都在大力扩展道路，以此来缓解交通的压力，但是由于城市稀缺的土地资源，道路只能进行有限的拓宽。在这种现状和发展态势下，部分地区的道路成了极其稀缺的资源。因此，在大数据平台基础上，利用智能红绿灯系统对道路资源进行合理分配，则成为提高道路利用率的重要方法。 一 传统的红绿灯 传统的红绿灯有两种，传统定时式红绿灯和行人控制式红绿灯。 传统定时式红绿灯，顾名思义，采用定时的方式，红黄绿转换时间全部固定。传统红绿灯在车流和人流量较低的时候，可以发挥一定的作用。但是在道路资源稀缺，也就是道路拥堵的情况下，传统红绿灯完全不能对道路资源进行分配。 行人控制式的红绿灯，多适用于在地广人稀路段，行车道常绿，有行人过马路按按钮，行车道路灯变红，行人可以过马路。这种方式在特定区域，可以增加道路利用率，但是针对交通拥堵的情况，几乎没有任何作用。 传统红绿灯，采用的方案一般是单片机加上PLC控制电路。如果要采用这种方案，很难进行功能扩展，无法使用先进的大数据等技术。 二 交通灯升级项目 用户：某智能交通公司 合作方式：迅为电子负责设计硬件、驱动以及协助解决批量生产过程可能会出现的问题。用户负责上层应用、以及对原来设备的升级。 项目特殊要求： 1

　　大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家分享的是 为i.MXRT设计更新Segger J-Link Flash下载算法文件 。 　　想要在Flash中调试，基本是离不开Flash下载算法的，毕竟要先将代码烧写进Flash，然后才能调试。主流MCU开发环境（MCUX / IAR / Keil）以及调试工具（J-Link）的Flash下载算法设计思路基本都差不多，简单的说，就是把Flash擦写操作的底层驱动代码可执行文件通过JTAG/SWD预先加载到MCU内部RAM里，然后继续从JTAG/SWD接收应用程序代码数据并调用预加载的Flash擦写操作代码实现下载。 　　痞子衡前段时间为大家介绍过 《利用i.MXRT系列ROM提供的FlexSPI driver API可轻松IAP》 ，其实MCU开发环境和调试工具里的Flash下载算法也在某种程度上算是一种IAP，目前最新版本的开发环境和工具基本上都是基于ROM API来实现i.MXRT的Flash下载算法的。 　　在i.MXRT所有Flash下载算法里，痞子衡认为Segger J-Link版的Flash下载算法是最应该掌握的，毕竟Segger提供了完善的软件工具支持（Jlink commander、J-Flash、Ozone），既可独立使用，也可嵌入其他MCU开发环境中使用（实际上它与Keil算法文件是兼容的）

FPGA - Zynq - 加载 - BootROM 题外话 BootROM BootROM Header Definition BootROM Header Searching and Loading 总结 题外话 第一次使用Markdown编写博客，之前都是直接用word或者onenote写好之后复制到博客上，发现文字编排效果很差，不忍翻阅下去。所以转投markdown怀抱。 这里将会新开一个章节，专门更新关于Zynq的一些心得，我希望能够完成以下几个方面： 搞懂Zynq的底层机制 实现Multiboot和Fallback AXI4接口 PS部分,RTOS,Linux, etc PL部分, HDL 因此，我希望能够通过Zynq片上强大的FPGA资源和ARM资源，来完成FPGA工程师和ARM工程师的协同工作，一般来说FPGA部分来完成所有高速接口驱动以及一些高速算法（并行独立或者串行复用），然后ARM部分来完成通信协议的实现，不管是私有的（如用户自定义的串口协议的封包和解包）或者标准的（如TCP/IP或者USB等），以及FPGA的流程控制，错误状态控制还有远程更新控制等。 为了完成上述化学反应，一个很重要的方面就是如何协调ARM和FPGA（都是Zynq片上的资源），这个其实很多开发板的学习手册都已经给出了答案，那就是应用AXI4总线。那剩下的问题就是

本文将根据ST官方Flashprogramming manual，文档编号：PM0059，讲解STM32F207内部Flash编程。 01、概述 这里的flash是指STM32F207内部集成的Flash Flash存储器有以下特点 最大1M字节的能力 128位，也就是16字节宽度的数据读取 字节，半字，字和双字写入 扇区擦除和批量擦除 存储器的构成 主要存储区块包含4个16K字节扇区，1个64K字节扇区和7个128K字节扇区。 系统存储器是用于在系统boot模式启动设备的。这一块是预留给ST的。包括bootloader程序，boot程序用于通过以下接口对Flash进行编程。USART1、USART3、CAN2、USB OTG FS设备模式（DFU：设备固件升级）。boot程序由ST制造期间编写，用于保护防止错误写入和擦除操作。 512OTP(一次性编程)字节用于用户数据。OTP区域包含16个附加的字节，用于锁定响应的OTP数据。 选项字节，读写保护，BOR水平，软件/硬件看门狗和复位当设置处于待机和停机状态。 低功耗模式（参考参考手册的PWR部分） 对比参考手册的boot部分 当BOOT0为0是运行主存储区 当BOOT0为1，BOOT1为0时运行系统存储区 系统存储区运行的是ST出厂的bootloader代码，跳过过了用户的代码。如果在应用层代码锁定了JTAG管脚

在嵌入式软件开发过程中，一般来说，花在测试和花在编码的时间比为3:1（实际上可能更多）。这个比例随着你的编程和测试水平的提高而不断下降，但不论怎样，软件测试对一般人来讲很重要。 很多年前，一位开发人员为了在对嵌入式有更深层次的理解，询问了这样的一个问题：我怎么才能知道并懂得我的系统到底在干些什么呢？ 面对这个问题有些吃惊，因为在当时没有人这么问过，而同时代的嵌入式开发人员问的最多的大都围绕“我怎么才能使程序跑得更快”、“什么编译器最好”等肤浅的问题。 所以，面对这个不同寻常却异乎成熟的问题，我感到欣喜并认真回复了他：你的问题很有深度很成熟，因为只有不断地去深入理解才有可能不断地提高水平。为了鼓励这位执着的程序员，把10条关于嵌入式软件开发测试的秘诀告诉了他。下面我们一起来看看。 这10条秘诀在业界广为流传，使很多人受益。本文围绕这10条秘诀展开论述。 1、懂得使用工具 通常嵌入式系统对可靠性的要求比较高。嵌入式系统安全性的失效可能会导致灾难性的后果，即使是非安全性系统，由于大批量生产也会导致严重的经济损失。这就要求对嵌入式系统，包括嵌入式软件进行严格的测试、确认和验证。随着越来越多的领域使用软件和微处理器控制各种嵌入式设备，对日益复杂的嵌入式软件进行快速有效的测试愈加显得重要。 就像修车需要工具一样，好的程序员应该能够熟练运用各种软件工具。不同的工具，有不同的使用范围，有不同的功能

开发板简介 基于TI OMAP-L138定点/浮点DSP C674x+ARM9处理器，双核主频456MHz； 集成uPP、EMIFA、SATA、USB 2.0 OTG等大数据接口，可与FPGA/CPLD配套使用； 55mm*33mm，DSP+ARM双核核心板，仅硬币大小； 采用精密工业级B2B连接器，占用空间小，稳定性强，易插拔，防反插； 通过高低温、振动测试认证，满足工业环境需求，发热量小； 支持裸机、SYS/BIOS操作系统、Linux操作系统。 图 1 开发板正面图1 图 2 开发板正面图2 图 3 开发板斜视图 图 4 开发板侧视图1 图 5 开发板侧视图2 图 6 开发板侧视图3 图 7 开发板侧视图4 TL138-EVM是一款基于广州创龙OMAP-L138核心板SOM-TL138设计的DSP+ARM双核开发板，它为用户提供了SOM-TL138核心板的测试平台，用于快速评估SOM-TL138核心板的整体性能。 SOM-TL138引出CPU全部资源信号引脚，二次开发容易，用户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。 不仅提供丰富的Demo程序，还提供DSP+ARM双核通信开发教程，全面的技术支持，协助用户进行底板设计和调试以及DSP+ARM软件开发。 典型运用领域 数据采集处理显示系统 智能电力系统 图像处理设备 高精度仪器仪表

前言 TL2837x-EasyEVM是一款基于广州创龙SOM-TL2837x核心板所设计的高端单/双核浮点开发板，它为用户提供了SOM-TL2837x核心板的测试平台，用于快速评估SOM-TL2837x核心板的整体性能。 图 1 TL2837x-EasyEVM正面图 处理器 TI TMS320F2837x单/双核具有200MHz的高速处理能力，双核拥有多达12路的PWM输出。以下分别是TMS320F2837x单/双核CPU资源框图： 图 2 单核CPU资源框图 图 3双核CPU资源框图 NOR FLASH 核心板上采用多功能 NOR FLASH（512K x 16bit），硬件如下图： 图 4 SRAM 采用快速静态随机存储器SRAM（256K x 16bit），硬件如下图： 图 5 电源接口和拨码开关 采用5V@2A直流电源供电，J1为电源接口，SW1为电源摆动开关，此电源接口已设计欠过压电路保护，保护范围为3V~6.5V，原理图如下图所示： 图 6 图 7 电源接口电路 图 8 欠过压保护电路 JTAG 仿真器接口 可以通过JTAG接口（CON4）烧写程序和进行软件调试。CON13接口包含了完整14Pin JTAG标准信号，各引脚定义如下图 ： 图 9 图 10 ADC 接口 板载1个24路12bit的ADC接口，对应J5接口，采用排针（30pin）连接方式，接口定义如下图所示

CPU处理器 TI TMS320C6678是一款TI KeyStone C66x多核定点/浮点DSP处理器，集成了8个C66x核，每核心主频高达1.0/1.25GHz，支持高性能信号处理应用，拥有多种工业接口资源，以下是TMS320C6678 CPU功能框图： 仿真器接口 开发板引出了两个仿真接口(CON4、CON7)，CON4接口包含了完整14pin TI Rev B JTAG标准信号，使用间距为2.54mm，DC3-14P简易牛角座，硬件及引脚定义如下图： CON7为60pin MIPI高速仿真接口，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4315249