jTag

底板 B2B连接器 开发板使用底板+核心板设计模式，开发板底板上有4个50pin、0.5mm间距的B2B连接器，其中CONC和COND是母座，CONA和CONB是公座，用于和核心板连接，底板各个B2B的引脚定义请参照光盘资料底板原理图文件： 图 1 电源接口和拨码开关 采用12V@2A直流电源供电，CON2为电源接口，SW1为电源拨码开关，其硬件位置及原理图如下图所示： 图 2 图 3 JTAG仿真器 接口 可以通过TI Rev B JTAG接口（CON7）烧写Bootloader和进行软件调试。各引脚定义如下图： 图 4 图 5 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4428341

创龙SOM-TL5728是一款基于TI Sitara系列AM5728双核ARM Cortex-A15 +浮点双核DSP C66x处理器设计的高端异构多核SoC工业级核心板。通过工业级高速B2B连接器引出千兆网口、PCIe、USB 3.0、GPMC、SATA、HDMI等接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。 用户使用核心板进行二次开发时，仅需专注上层运用，降低了开发难度和时间成本，可快速进行产品方案评估与技术预研。 图 1核心板硬件框图 图 2 AM572x处理器功能框图 硬件参数 表 1 CPU CPU：TI Sitara AM5728 2x ARM Cortex-A15，主频1.5GHz 2x DSP C66x，主频750MHz，支持浮点运算 2x IPU(Image Processing Unit)，每个IPU子系统含2个ARM Cortex-M4核心，共4个ARM Cortex-M4 核心 2x PRU-ICSS，每个PRU-ICSS子系统含2个PRU(Programmable Real-time Unit)核心，共4个PRU核心，支持EtherCAT等协议 1x IVA-HD Video Codec，支持1路1080P60 H.264视频硬件编解码 2x SGX544 3D GPU图形加速器 1x GC320

NC_NetStart abort 问题： Hi, I am running a client example in NDK on evmc6678l. The project abort and the console print: QMSS successfully initialized CPPI successfully initialized PA successfully initialized TCP/IP Stack Example Client PASS successfully initialized Ethernet subsystem successfully initialized Ethernet eventId : 48 and vectId (Interrupt) : 7 Timeout waiting for reply from PA to Pa_addMac command ti. sysbios .heaps.HeapMem: line 354: assertion failure: A_invalidFree: Invalid free xdc.runtime.Error.raise: terminating execution I debuged and found it's abort at NC_NetStart(), as show

目录 1、原理图制图规范 2、电路设计 2.1、通用要求 2.2、逻辑器件应用 2.3、时钟设计 2.4、保护器件应用 2.5、可编程逻辑器件 2.6、电源设计 2.7、其他应用经验 3、可靠性设计 4、信号完整性/电源完整性设计 5、系统相关设计 6、可生产性设计 7、可生产性设计 7.1、JTAG 7.2、测试点 7.3、电路可测试性 7.4、系统可测试性 本博客将简述 中兴通讯股份有限公司在原理图设计中需要注意的一些事项，其中包含了中兴设计开发部积累的大量硬件开发知识和经验，可以作为学习使用。硬件工程师可以学习并掌握检查条目的内容以及对条目的详细说明，学习部门经验。 1、原理图制图规范 原理图制图规范如下表所示： 详细说明如下所示： 1、原理图必须使用公司统一原理图库 在原理图设计中，必须采用公司统一原理图库，以保证设计的一致性和打包后封装、料单等结果的一致性。不使用公司统一原理图库造成的连接、封装错误个人承担责任。 注意使 cds.lib 中的路径指向库服务器 eda-svr1 的路径。库服务器每天会和公司统一库服务器同步 2 次确保最新。 在改版设计中尤其要注意这个问题，因为打包时会将部分库备份到本地，可能造成本地库和公司库不一致。 对于历史遗留的未采用统一图库的设计，可以豁免此项检查。但是如果经历改版，必须将原理图库切换至公司统一库，以保证料单的正确性和后续的可维护性。

核心板参数 尺寸 50mm*60mm 高度 连同连接器在内0.26cm CPU Exynos4412，四核Cortex-A9，主频为1.4GHz-1.6GHz 内存 1GB 双通道 DDR3 (2 GB 可选) 存储 4GB EMMC( 16GB 可选) 电源管理 低功耗动态三星S5M8767电源管理，最优架构！ 工作电压 2.65V--5.5V (推荐4.0V） 系统支持 Linux-QT5.7/Android 4.0.3 /Android 4.4/Ubuntu12.04操作系统 USB HOST 板载USB3503，引出高性能HSIC，实现2路USB HOST输出 引角扩展 引出脚多达320个，满足用户各类扩展需求 运行温度 -25度至+80度区间，设备工作正常，运行良好！ 底板参数 尺寸 110mm*190mm DIP SWITCH 1个 SWITCH 电源接口 GPIO 20PIN（电源和地） RESET 1个复位按键 CAMERA接口 1个（可支持500万摄像头） POWER 电直流电源输入接口，5V/2A电源输入 WIFI 接口 1个 TF Card 1个标准 TF 卡接口 HDMI接口 标准HDMI v1.4，1080p高清分辨率输出 USB Host 2路USB Host,支持USB2.0协议 LCD接口 共3个，2个LVDS接口，1个RGB接口 USB OTG

支持官方推荐的AXP228电池管理，动态调频，更稳定可靠 支持充放电 电路 与电量计（库仑计），拓展更多应用 支持全网通4G模块、 GPS 模块、千兆以太网、AD、CAMERA接口、MIPI接口、CAN/RS485接口等 支持 Android 4.4/5.1.1/7.1系统、 Linux 3.4.39、QT2.2/4.7/5.7、 Ubuntu 12.04系统 核心板参数 核心板类型 板对板 连接器 邮票孔 特点 拆装方便，扩展性好 适合高震动场合 尺寸 50mm*60mm PCB 层数 6层PCB沉金设计 8层PCB沉金设计 连接器高度 核心板连接器组合高度1.5mm 0 4418 CPU ARM Cortex -A9 四核 S5P4418处理器 1.4GHz 6818 CPU ARM Cortex-A53 八核 S5P6818处理器 1.4GHz 内存 1GB DDR3（2GB可选） 1GB DDR3 存储 16GB EMMC 16GB EMMC 电源管理 AXP228（官方推荐最佳匹配），支持动态调频，超低功耗 工作 电压 直流5V供电 系统支持 Android4.4/5.1.1/7.1系统、Linux3.4.39、QT2.2/4.7/5.7、Ubuntu12.04 运行温度 0℃-70℃ 0℃-70℃ 引角扩展 四组连接器共320个PIN脚 208个PIN脚 扩展参数

JTAG 下载 器接口 可以通过JTAG接口(CON2)烧写程序和进行调试。CON2接口包含了完整14pin JTAG标准信号， 硬件及引脚定义如下图： 图 7 图 8 LED指示灯 核心板上有，1个是供电指示灯LED0，2个用户指示灯(LED1～LED2)，硬件如下图： 图 9 开发板具有1个供电指示灯LED0，4个用户指示灯，它们分别是LED1、LED2、LED3、LED4，硬件及引脚定义如下图： 图 10 图 11 图 12 用户指示灯原理图 按键 底板有1个PROGRAM按键，对应是KEY3，以及2个用户按键，分别是KEY4、KEY5。硬件及引脚定义如下图： 图 13 图 14 开发板有1个复位按键KEY0。硬件及引脚定义如下图： 图 15 图 16 串口 开发板上引出了1个调试串口CON3，使用CH340转成Micro USB口，4针白色端子引出TTL电平测试端口。硬件及引脚定义如下图： 图 17 图 18 图 19 图 20 拨码 开关 SW5设有2位拨码开关，开关向ON的方向拨为1，反之为0，硬件及引脚定义如下图： 图 21 图 22 PCle接口 开发板引出了PCle Gen2接口2通道，单通道通信速率5GBaud，硬件及引脚定义如下图： 图 23 图 24 XADC 接口 开发板引出了FPGA内部XADC信号，硬件及引脚定义如下图： 图 25 图 26

i.MX6ULL 开发板是北京迅为电子推出的一款 Cortex-A7架构的开发板。采用核心板+底板的方式，底板 尺寸 190mm*125mm ，核心板尺寸 42*38mm 。 1 核心板接口 I.MX6ULL 终结者开发板采用核心板 + 底板的方式，核心板与底板硬件连接形式上采用的是邮票孔的方式，相比起连接器的方式此种方式具有连接性稳定，抗震动等优点。底板上相应的原理图如下图所示： 从上图我们可以看到邮票孔的封装一共引出了 146 个引脚，其中 i.MX6ULL 引出了 120 个 IO ，另外还有电源， GND 。考虑到信号完成性的要求，连接器上引出了尽可能多的 GND 。 1.3.2 启动方式原理部分 I.MX6ULL 支持很多种启动方式，我们可以通过设置与启动方式有关的 IO 状态来选择启动方式，具体的原理如下图所示： 从上图我们可以看到，启动方式的 IO 中大多数的 IO 都是通过电阻下拉了，只有 8 位 IO 可以通过一个 8 位的拨码开关来选择对应的状态。具体的启动方式设置我们整理成了下面表格（ 关于启动方式更详细的说明， 大家可以参考下 5.1 章节 ）： 1.3.3 系统电源接口 I.MX6ULL 开发板的电源供电部分原理如下图所示： 从上图我们可以看到电源部分使用了一个 DCDC 的电源芯片 U24 ，外部输入电源首先从 JACK1 输入，经过防反接二极管 D7

高密度MRAM具有非常低的功率，高的读取速度，非常高的数据保留能力和耐久性，适用于广泛的应用。单元面积仅为0.0456平方微米，读取速度为10ns，读取功率为0.8mA/MHz/b，在低功耗待机模式（LPSB）下，其在25C时的泄漏电流小于55mA，相当于每比特的漏电流仅为1.7E-12A。对于32Mb数据，它具有100K个循环的耐久性，而对于1Mb的数据可以>1M个循环。它在260°C的IR回流下具有90秒的数据保留能力，在150°C的条件下可保存数据10年以上。 MRAM 读取操作 为了从LPSM快速，低能耗唤醒以实现高速读取访问，它采用了细粒度的电源门控电路（每128行一个），分两步进行唤醒（如图1所示）。电源开关由两个开关组成，一个开关用于芯片电源VDD，另一个开关用于从低压差（LDO，LowDrop-Out）稳压器提供VREG的稳定电压。首先打开VDD开关以对WL驱动器的电源线进行预充电，然后打开VREG开关以将电平提升至目标电平，从而实现<100ns的快速唤醒，同时将来自VREGLDO的瞬态电流降至最低。 图1.具有两步唤醒功能的细粒度电源门控电路（每128行一个）。 MRAM写入操作 低阻态Rp和高阻态Rap的MRAM写入操作需要如图2所示的双向写入操作。要将Rap状态写到Rp需要将BL偏置到VPP，WL到VREG_W0，SL到0以写入0状态。要写入1状态

在嵌入式操作系统中，BootLoader是在操作系统内核运行之前运行。可以初始化硬件设备、建立内存空间映射图，从而将系统的软硬件环境带到一个合适状态，以便为最终调用操作系统内核准备好正确的环境。这段说人话意思就是： 工程中不会将JTAG等烧录口引出但是一定有一个对外的通信口我们升级程序时就可以利用可操作的通信接口把要升级的程序文件发送到芯片再擦写到对应地址的内存中，这样就实现了程序升级。 熊猫大概去年这个时候写的BootLoader工程（以下简称boot），最近正好被朋友问起发现好多细节已经记不清，就赶快写一篇关于boot专题加深记忆也把思路提供给大家。 概 述 针对飞思卡尔的MC9S12XET256芯片（熟悉吗？BMS最老的基础平台MCU）开发了下位机部分，上位机部分软件。上位机软件用的VS平台，语言是C#，下位机用的CW5.1，下载工具是USBCAN-2E-U。 目前一共有三种思路启动boot： 特殊硬件管脚：复位上电之后通过判断PP0管脚输入电平状态判断进入APP还是boot，PP0默认上拉高电平进入APP如果要进入boot则需要复位时按下按键，这种方式用作调试可以但是实际工程中我们根本没有条件操作按键，所以不推荐； 上电进入延时退出：每次上下电复位都先进去boot模式然后等待升级通信指令，如果收到升级指令则开始升级，反之延时耗完进入APP