dma控制器

DMA Descriptor Controller Registers DMA控制器读写均支持最多128个描述符，读写操作是以FPGA视角来看，读操作是从PCIe地址空间到FPGA Avalon-MM地址空间，写操作是从FPGA Avalon-MM地址空间到PCIe地址空间。 在DMA控制器寄存器里设置描述符表位于在PCIe地址空间里的地址和大小，DMA控制器用Read Data Mover首先将描述符复制到自己内部的FIFO中，然后在根据描述符来开始DMA传输。描述符在RC内的地址必须是32字节对齐的。 DMA控制器有寄存器指示读写描述符的完成状态，读和写分别有自己的状态寄存器表，每个表有128个连续的DWORD项，对应128个描述符。状态字占用512字节，位置在RC Read Status and Descriptor Base指定的地址偏移0处，而实际的描述符在0x200偏移处，DMA控制器项状态字的done位写1表示传输成功，DMA控制器在完成最后一个描述符后会发送一个MSI中断，在接收到中断之后，主机host软件可以轮询done位来判断描述符状态，但是DMA控制器不会设置done位或者发送MSI在每一个描述符完成的时候，它根据RD_DMA_LAST PTR和WR_DMA_LAST_PTR寄存器存储的描述符ID来操作，由于描述符支持PCIe完成包的乱序传输

I/O 硬件原理 把信息存储在固定大小的块中, 每个块都有自己的地址. 每个块可以独立于其他块读写. 如 硬盘, CD-ROM , USB 盘 … 字符设备以字符为单位发送或接收一个字符流, 而不考虑任何块结构. 它是不可寻址的. 如打印机, 网络接口, 鼠标 (用作指点设备)… I/O 设备一般由两部分组成: 机械部分和电子部分. 电子部分就是设备控制器. 常以插入 (PCI) 扩展槽中的印刷电路板的形式出现. 控制器与设备之间的接口是很低层次的接口. 它的任务就是把串行的位流转换为字节块, 并进行必要的错误校正. 每个控制器有几个寄存器, OS 可以读写来了解, 更改设备的状态信息. 控制器还有 OS 可以读写的 数据缓冲区 . 问题来了: CPU 如何与设备的控制寄存器和数据缓冲区通信. 方法一: 每个控制寄存器被分配一个 I/O 端口 (所有端口形成端口空间, 受保护不被普通用户访问). 然后可以设置指令来读写, 如 IN REG, PORT 将读取控制器寄存器 PORT 中的内容到 CPU 寄存器 REG 方法二: 内存映射 I/O. 将所有控制寄存器映射到内存空间, 都被分配唯一的地址, 且这些内存地址不会再分配. CPU 读入一个字时, 不论是从内存还是 I/O 端口, 都将目的地址放在总线的地址线上, 总线控制线置 READ 信号看. 还要用一条线表明是 I/O

STM32之串口DMA接收不定长数据 引言 在使用stm32或者其他单片机的时候，会经常使用到串口通讯，那么如何有效地接收数据呢？假如这段数据是不定长的有如何高效接收呢？ 同学A：数据来了就会进入串口中断，在中断中读取数据就行了！ 中断就是打断程序正常运行，怎么能保证高效呢？经常把主程序打断，主程序还要不要运行了？ 同学B：串口可以配置成用DMA的方式接收数据，等接收完毕就可以去读取了！ 这个同学是对的，我们可以使用DMA去接收数据，不过DMA需要定长才能产生接收中断,如何接收不定长的数据呢？ DMA简介 题外话：其实，上面的问题是很有必要思考一下的，不断思考，才能进步。 什么是DMA DMA ：全称Direct Memory Access，即直接存储器访问 DMA 传输将数据从一个地址空间复制到另外一个地址空间。CPU只需初始化DMA即可，传输动作本身是由 DMA 控制器来实现和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存区。这样的操作并没有让处理器参与处理，CPU可以干其他事情，当DMA传输完成的时候产生一个中断，告诉CPU我已经完成了，然后CPU知道了就可以去处理数据了，这样子提高了CPU的利用率，因为CPU是大脑，主要做数据运算的工作，而不是去搬运数据。DMA 传输对于高效能嵌入式系统算法和网络是很重要的。 在STM32的DMA资源 STM32F1系列

硬件流控制 使用 nCTS 输入和 nRTS 输出可以控制 2 个器件间的串行数据流。如图显示了在这种模式 下如何连接 2 个器件： 分别向 USART_CR3 寄存器中的 RTSE 位和 CTSE 位写入 1，可以分别使能 RTS 和 CTS 流 控制。 RTS 流控制 如果使能 RTS 流控制 (RTSE=1)，只要 USART 接收器准备好接收新数据，便会将 nRTS 变 为有效（连接到低电平）。当接收寄存器已满时，会将 nRTS 变为无效，表明发送过程会在 当前帧结束后停止。下图图显示了在使能 RTS 流控制的情况下进行通信的示例。 CTS 流控制 如果使能 CTS 流控制 (CTSE=1)，则发送器会在发送下一帧前检查 nCTS。如果 nCTS 有效 （连接到低电平），则会发送下一数据（假设数据已准备好发送，即 TXE=0）；否则不会进 行发送。如果在发送过程中 nCTS 变为无效，则当前发送完成之后，发送器停止。 当 CTSE=1 时，只要 nCTS 发生变化，CTSIF 状态位便会由硬件自动置 1。这指示接收器是 否已准备好进行通信。如果 USART_CR3 寄存器中的 CTSIE 位置 1，则会产生中断。下图 显示了在使能 CTS 流控制的情况下进行通信的示例。 注意：停止帧的特殊行为：当使能 CTS 流后，发送器发送停止信号时将不检查 nCTS 输入状态。

注意： 个人整理，有误无责。 0. CPU控制的数据传输方式介绍 由CPU控制的数据传输方式有两种：查询、中断。 0.1 查询方式 　　 查询方式是由程序控制的，如果CPU中执行的程序需要进行数据传输，CPU查询外设状态，如果外设准备好，那么进行数据传输。 0.2 中断方式 　　 当外设需要与CPU进行数据交换的时候，外设向CPU发出中断请求，CPU中断当前执行的程序，相应外设的数据传输请求。当外设的数据传输结束后，CPU继续执行被中断的程序. 上面两种方式，数据都需经过CPU来传递，下面介绍DMA控制的数据传递。 1. DMA介绍 　　 DMA方式，Direct Memory Access，也称为成组数据传送方式，有时也称为直接内存操作。DMA方式在数据传送过程中，没有保存现场、恢复现场之类的工作。 　　 由于CPU根本不参加传送操作，因此就省去了CPU取指令、取数、送数等操作。内存地址修改、传送字 个数的计数等等，也不是由软件实现，而是用硬件线路直接实现的。所以DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥。 （参考自百度） 2. 工作原理 　　 直接存储器存取(DMA)用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传 输。无须CPU干预，数据可以通过DMA快速地移动，这就节省了CPU的资源来做其他操作。 　　

DMA是一种无需CPU的参与就可以让外设和系统内存之间进行双向数据传输的硬件机制。使用DMA可以使系统CPU从实际的I/O数据传输过程中摆脱出来，从而大大提高系统的吞吐率。DMA经常与硬件体系结构特别是外设的总线技术密切相关。 一、DMA控制器硬件结构 DMA允许外围设备和主内存之间直接传输 I/O 数据， DMA 依赖于系统。每一种体系结构DMA传输不同，编程接口也不同。 数据传输可以以两种方式触发：一种软件请求数据，另一种由硬件异步传输。 a -- 软件请求数据 调用的步骤可以概括如下（以read为例）： （1）在进程调用 read 时，驱动程序的方法分配一个 DMA 缓冲区，随后指示硬件传送它的数据。进程进入睡眠。 （2）硬件将数据写入 DMA 缓冲区并在完成时产生一个中断。 （3）中断处理程序获得输入数据，应答中断，最后唤醒进程，该进程现在可以读取数据了。 b -- 由硬件异步传输 在 DMA 被异步使用时发生的。以数据采集设备为例： （1）硬件发出中断来通知新的数据已经到达。 （2）中断处理程序分配一个DMA缓冲区。 （3）外围设备将数据写入缓冲区，然后在完成时发出另一个中断。 （4）处理程序利用DMA分发新的数据，唤醒任何相关进程。 网卡传输也是如此，网卡有一个循环缓冲区（通常叫做 DMA 环形缓冲区）建立在与处理器共享的内存中

dmaengine framwork主要分为两部分：DMA controller 和DMA engine API。涉及内核相关文档：Documentation/damengine目录、Documentation/devicetree/bindings/dma/、Documentation/DAM-API-HOWTO.txt\DMA-API.txt\DMA-attributes.txt 1、dma controller（provider的角度） 基于DMA的硬件地址使用的是总线地址而不是物理地址，总线地址是从设备角度看到的内存地址，物理地址是从CPU mmu控制器外围角度上看到的内存地址。在pc上，对于ISA和PCI而言，总系地址即为物理地址，但并不是每个平台都是如此。接口总线通过桥接电路连接，桥接电路会将I/O地址映射为不同的物理地址，例如在PREP(PowerPC Reference Platform)系统中，物理地址0在设备端看起来是0x80000000，而0通常又被映射为虚拟地址0xC0000000，所以同一个地址就具备了三重身份：物理地址0，总线地址0x80000000及虚拟地址0xC0000000。 （1）重要数据结构之struct dma_device 该结构体抽象了dma controller，部分成员说明如下： channels：一个链表头

开发板：A33，运行linux-3.4.39 主机：Ubuntu 14.04 ---------------------------------------------- DMA是Direct Memory Access的缩写，顾名思义，就是绕开CPU直接访问memory的意思。在计算机中，相比CPU，memory和外设的速度是非常慢的，因而在memory和memory（或者memory和设备）之间搬运数据，非常浪费CPU的时间，造成CPU无法及时处理一些实时事件。因此，工程师们就设计出来一种专门用来搬运数据的器件----DMA控制器，协助CPU进行数据搬运。 DMA传输可以是内存到内存、内存到外设和外设到内存。这里的代码通过dma驱动实现了内存到内存的数据传输。linux实现了DMA框架，叫做DMA Engine,内核驱动开发者必须按照固定的流程编码才能正确的使用DMA。 1. DMA用法包括以下的步骤： 1）分配一个DMA通道； dma_request_channel() 2）设置controller特定的参数； none 3）获取一个传输描述符； device_prep_dma_memcpy() 4）提交传输描述符； tx_submit(); 5）dma_async_issue_pending() 2. 测试： 1）交叉编译成ko模块，下载到A33开发板 2）加载模块

在Linux 4.0下进行dmaengine的编程主要分为两部分，DMA Engine控制器编程和DMA Engine API编程。 DMA Engine API编程 slave DMA用法包括以下的步骤： 1. 分配一个DMA slave通道； 2. 设置slave和controller特定的参数； 3. 获取一个传输描述符； 4. 提交传输描述符； 5. 发起等待的请求并等待回调通知。 下面是以上每一步的详细说明。 1. 分配一个DMA slave通道 在slave DMA上下文通道的分配略有不同，客户端驱动通常需要一个通道，这个通道源自特定的DMA控制器，在某些情况甚至需要一个特定的通道。请求通道的API是channel dma_request_channel()。 其接口如下： struct dma_chan *dma_request_channel(dma_cap_mask_t mask, dma_filter_fn filter_fn, void *filter_param); 1 2 3 其中dma_filter_fn接口定义如下： typedef bool (*dma_filter_fn)(struct dma_chan *chan, void *filter_param); 1 filter_fn是可选的，但是对于slave和cyclic通道我们强烈推荐使用

一、引子 过去几年里，整个计算机产业届，都在尝试不停地提升I/O设备的速度。把HDD硬盘换成SSD硬盘，我们仍然觉得不够快；用PCI Express接口的SSD硬盘替代SATA接口的SSD硬盘， 我们还是觉得不够快，所以，现在就有了傲腾（Optane）这样的技术。 但是，无论I/O速度如何提升，比起CPU，总还是太慢。SSD硬盘的IOPS可以到2万、4万，但是我们CPU的主频有2GHz以上，也就意味着每秒会有20亿次的操作。 如果我们对于I/O的操作，都是由CPU发出对应的指令，然后等待I/O设备完成操作之后返回，那CPU有大量的时间其实都是在等待I/O设备完成操作。 但是，这个CPU的等待，在很多时候，其实并没有太多的实际意义。我们对于I/O设备的⼤量操作，其实都只是把内存里面的数据，传输到I/O设备而已。 在这种情况下，其实CPU只是在傻等而已。特别是当传输的 因此，计算机工程师们，就发明了DMA技术，也就是 直接内存访问（Direct Memory Access）技术，来减少CPU等待的时间。 二 、理解DMA，一个协处理器 1、什么是DMA？ 其实DMA技术很容易理解，本质上，DMA技术就是我们在主板上放⼀块独立的芯片。在进行内存和I/O设备的数据传输的时候，我们不再通过CPU来控制数据传输， 而直接通过 DMA控制器（DMA?Controller，简称DMAC）。这块芯片