ram

Hadoop YARN同时支持内存和CPU两种资源的调度，本文介绍如何配置YARN对内存和CPU的使用。 YARN作为一个资源调度器，应该考虑到集群里面每一台机子的计算资源，然后根据application申请的资源进行分配Container。Container是YARN里面资源分配的基本单位，具有一定的内存以及CPU资源。 在YARN集群中，平衡内存、CPU、磁盘的资源的很重要的，根据经验，每两个container使用一块磁盘以及一个CPU核的时候可以使集群的资源得到一个比较好的利用。 内存配置 关于 内存 相关的配置可以参考hortonwork公司的文档 Determine HDP Memory Configuration Settings 来配置你的集群。 YARN以及MAPREDUCE所有可用的内存资源应该要除去系统运行需要的以及其他的hadoop的一些程序，总共保留的内存=系统内存+HBASE内存。 可以参考下面的表格确定应该保留的内存： 每台机子内存 系统需要的内存 HBase需要的内存 4GB 1GB 1GB 8GB 2GB 1GB 16GB 2GB 2GB 24GB 4GB 4GB 48GB 6GB 8GB 64GB 8GB 8GB 72GB 8GB 8GB 96GB 12GB 16GB 128GB 24GB 24GB 255GB 32GB 32GB 512GB

mif文件就是存储器初始化文件，即memory initialization file，用来配置RAM或ROM中的数据。生成QuartusII11.0可用的mif文件，有如下几种方式： 方法1：利用Quartus自带的mif编辑器 优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三方软件的编辑； 缺点：一旦数据量过大，一个一个的输入会使人崩溃； 使用方法：在quartus中，【file】/【new】，选择Memory Initialization file，弹出如下窗口： Number of words：可寻址的存储单元数，对于8bit地址线，此处选择256； words size：存储单元宽度，8bit； 然后点击“OK”. 在表格中输入初始化数据； 右键单击左侧地址值，可以修改地址和数据的显示格式； 表中任一数据的地址=列值+行值，如图中蓝色单元的地址=24+4=28； 对每个单元填写初始值之后，将文件保存即可。 方法2：利用mif软件来生成 无论使用什么编辑器，必须保证mif文件的格式如下：冒号左边是地址，右边是数据；分号结尾； 　　DEPTH = 256; 　　WIDTH = 8; 　　ADDRESS_RADIX = HEX; 　　DATA_RADIX = HEX; 　　CONTENT 　　BEGIN 　　0000 : 0000; 　　0001 :

STM32的RAM与FLASH STM32片上有两块内存分别是片上flash用来存储代码，片上ram相当于内存。 1.片上FLASH，RAM怎么计算？ 这里我们解释一下，编译结果里面的几个数据的意义： Code：表示程序所占用 FLASH 的大小（FLASH）。 RO-data：即 Read Only-data，表示程序定义的常量，如 const 类型（FLASH）。 RW-data：即 Read Write-data，表示已被初始化的全局变量（SRAM） ZI-data：即 Zero Init-data，表示未被初始化的全局变量(SRAM) 有了这个就可以知道你当前使用的 flash 和 sram 大小了，所以，一定要注意的是程序的大 小不是.hex 文件的大小，而是编译后的 Code 和 RO-data 之和。 2.STM32之启动流程 来源： CSDN 作者： weixin_42323243 链接： https://blog.csdn.net/weixin_42323243/article/details/103863886

参考链接： 看你会多少 记一次嵌入式底层面试 Linux面试基础题3道 一、请问uboot启动过程都做了些什么？ 1、cpu刚开始初始化的时候，还未设置栈，所以先使用汇编代码，构建异常项链表，然后设置cpu为svc（特权）模式，同时关闭FIQ和IRQ(防止突发中断程序跑飞了) 注：在跳转到内核之前，要满足CPU出在SVC模式下。 2、对cp15协处理器进行设置，这里主要是关闭MMU和cache 3、进入到板级初始化阶段，这里会进行时钟、内存、串口的初始化。最后还要关闭看门狗。 4、接下来就是设置栈，为c语言准备运行环境，调用board_init_f，填充gd结构体。 5、对代码重定位，搬运到内存中去，搬运之后，跳转到内存中去执行board_init_r，这里就可以开启cache了，当然也可以不开启。然后初始化其他设备。比如flash、网卡、emmc等。初始化完之后，在执行main_loop 二、为什么uboot要关掉cache？ uboot要关掉cache 根据cache的定位可以看出来，它是用来加快cpu从内存中取出指令的速度，但我们都知道，在设备上电之初，我们的内存初始化比较慢一拍，当cpu初始化了，但内存还没准备好之后，就对内存进行数据读，那么势必会造成了指令取址异常，系统就会挂了。所以，在u-boot的上电之初，就得关闭掉数据cache

1.MDK中的char类型的取值范围是？ 在MDK中，默认情况下，char 类型的数据项是无符号的，所以它的取值范围是0～255。它们可以显式地声明为signed char 或 unsigned。因此，定义有符号char类型变量，必须用signed显式声明。我曾读过一本书，其中有一句话：“signed关键字也是很宽宏大量，你也可以完全当它不存在，在缺省状态下，编译器默认数据位signed类型”，这句话便是有异议的，我们应该对自己所用的CPU构架以及编译器熟练掌握。 关于keil MDK工程项目设置可参考：https://blog.csdn.net/ybhuangfugui/article/details/51655502，https://blog.csdn.net/ybhuangfugui/article/details/53131141 2.赋初值的全局变量和静态变量，初值被放在什么地方？ unsigned int g_unRunFlag=0xA5； static unsigned int s_unCountFlag=0x5A； 这两行代码中，全局变量和静态变量在定义时被赋了初值，MDK编译环境下，你知道这个初值保存在那里吗？ 对于在程序中赋初值的全局变量和静态变量，程序编译后，MDK将这些初值放到Flash中，紧靠在可执行代码的后面。在程序进入main函数前，会运行一段库代码

最近搞毕设，又一次接触到51单片机系列了，但是由于之前学习单片机的时间过去的有点久，我对单片机的有些硬件知识记得有点模糊了，现在重新翻旧账出来复习复习。 单片机的RAM，学名叫随机存储器，就是一个可读可写而且速度还比较快的存储器，缺点是断电数据会丢失，在单片机中用作程序运行时所产生的中间变量的数据存储器。 ROM，只读存储器，从名字就可以看出ROM生产完成后就不能再写数据，只能读取数据。后来技术发展，出现了EPROM，EEPROM等可擦除重写的存储器，但是成本高，而且寿命限制大，所以一般用作存储不会频繁改动的程序指令和数据。 Flash，又称Flash EEPROM、Flash Memory，是一种新的存储结构，成本低、寿命大。 以下内容转载自 https://www.cnblogs.com/renchong/p/6594229.html 传送门： 为什么单片机中既有Flash又有EEPROM 单片机运行时的数据都存在于RAM（随机存储器）中，在掉电后RAM 中的数据是无法保留的，那么怎样使数据在掉电后不丢失呢？这就需要使用EEPROM 或FLASHROM 等存储器来实现。 插播一段：ROM最初不能编程，出厂什么内容就永远什么内容，不灵活。后来出现了PROM，可以自己写入一次，要是写错了，只能换一片。随着不断改进，终于出现了可多次擦除写入的EPROM

一、 RAM 分类 XILINX 的 RAM 可分为三种，分别是：单口 RAM，简化双口 RAM 和真双口 RAM。如下 图所示： 图1 单口 RAM 图2 简化双口 RAM A 口写入数据，B 口读数据 图3 真双口 RAM A,B 任意一个口都可以读写数据，可从 A 写入，B 读数据 二、选择数据位宽和深度 Block RAM 的数据位宽为 1-1152bit，深度取决于所选择 FPGA 器件中 block 的数量。超出地址范围之外的写操作，写进去的数据不会与存储器件中的数据冲突。 读超出地址范围之 外数据将会返回无效数据。注意， 当对超出范围的地址进行操作的时候， 不能置位 set 或 reset信号，因为这仍然会读出无效数据。 三、操作模式 每个端口的操作模式决定了此端口的读和写之间关系。端口 A 和 B 可以独立配置为以 下三种模式中任一模式：写优先模式，读优先模式，不改变模式。这些模式详解见下面。当 A 和 B 端口地址有冲突时，操作模式就会影响 A 和 B 口之间关系。 1．写优先模式(write first mode)： 在写优先模式中，输入数据被自动写入存储器件中，并且出现在数据输出端口。时序见下图。这种传输模式增强了在同一端口写操作时使用数据输出总线的灵活性。（即输入数据的同时自动写进存储器和驱动数据到数据输出端） 图4 写优先操作模式 2．读优先模式(read

Zynq的学习（一）基本架构 一，简介部分 Zynq是由两个主要部分组成的： 一个是由双核 ARM CortexA9 构成的处理系统 （PS），另一个是等价于一片 FPGA 的可编程逻辑 （PL）。它还具有集成的存储器、各种外设和高速通信接口。这个架构实现了工业标准的 AXI 接口，在芯片的两个部分之间实现了高带宽、低延迟的连接。 PL 部分用来实现高速逻辑、算术和数据流子系统是很理想的，而 PS 支持软件程序或操作系统，具有固定的架构，承载了处理器和系统存储区。 这就意味着任何被设计的系统的整个功能可以恰当地在硬件和软件之间做出划分。PL 和 PS 之间的链接采用了工业标准的高级可扩展接口（Advanced eXtensible Interface，AXI）连接方式。这两部分可以单独使用，也可以合起来用，而且实际上供电电路被设计成独立给每个部分供电，这样 PS 或 PL 部分不被使用的话就可以被断电。 二，处理器系统部分（PS） 作为处理器系统的基础，所有的芯片都包含了一颗双核 ARM Cortex-A9 处理器。 这是一颗 “ 硬 ” 处理器 —— 它是芯片上专用而且优化过的硅片元件。Xilinx 的MicroBlaze这样的“软” 处理器，是由可编程逻辑部分的单元组合而成的。也就是说，一个软处理器的实现和部署在 FPGA 的逻辑结构里的任何其他 IP 核是等价的。一般来说