eMMC总线协议简析
目录 1. eMMC 总线接口 2. eMMC 总线模型 2.1 速率模式 2.2 通信模型 2.2.1 Read Data 2.2.2 Write Data 2.2.3 No Data 2.2.4 Command 2.2.5 Response 2.2.6 Data Block 2.2.7 CRC Status Token 3. eMMC 总线测试过程 4. eMMC 总线 Sampling Tuning 4.1 Sampling Tuning 流程 4.2 Tuning Block 数据 本文转载自: http://www.wowotech.net/basic_tech/emmc_bus_protocol.html 1. eMMC 总线接口 eMMC 总线接口定义如下图所示: 各个信号的描述如下: CLK CLK 信号用于从 Host 端输出时钟信号,进行数据传输的同步和设备运作的驱动。 在一个时钟周期内,CMD 和 DAT0-7 信号上都可以支持传输 1 个比特,即 SDR (Single Data Rate) 模式。此外,DAT0-7 信号还支持配置为 DDR (Double Data Rate) 模式,在一个时钟周期内,可以传输 2 个比特。 Host 可以在通讯过程中动态调整时钟信号的频率(注,频率范围需要满足 Spec 的定义)。通过调整时钟频率