STM32F4关键寄存器总结

——

整理自STM32F4中文参考手册（ST)、STM32F4开发指南-寄存器版本（正点原子）、cortex m3与m4权威指南（英文）

NVIC

此章节与内核相关，未在参考手册中出现，需参考权威指南。

ISER1~8
（Interrupt Set-Enable Registers）中断使能寄存器组。CM4 内核支持 256 个中断，用 8 个 32 位寄存器来控制，每个位控制一个中断。由于STM32F4 的可屏蔽中断最多只有 82 个，所以仅ISER[0~2]有效，其中ISER[0]的 bit0~31 分别对应中断0~31；ISER[1]的 bit0~32 对应中断 32~63；ISER[2]的 bit0~17 对应中断 64~81。设置相应的 ISER 位为 1，使特定中断被使能。

具体每一位对应哪个中断，请参考 stm32f4xx.h 里面的第 188 行处。

ICER1~8
（Interrupt Clear-Enable Registers）中断除能寄存器组。用来清除某个中断的使能。其对应位所代表的中断和 ISER 相同。通过置位来清除中断位。

ISPR1~8
（Interrupt Set-Pending Registers）中断挂起控制寄存器组。其对应位所代表的中断和 ISER 相同。通过置 1，可以将正在进行的中断挂起，执行同级或更高级别的中断。

ICPR1~8
（Interrupt Clear-Pending Registers）中断解挂控制寄存器组。其作用与 ISPR 相反，对应位所代表的中断和 ISER 相同。通过设置 1，可以将挂起的中断解挂。

IABR1~8
（Interrupt Active Bit Registers）中断激活标志位寄存器组，属于只读寄存器。其对应位所代表的中断和 ISER 相同。如果为 1，则表示该位所对应的中断正在被执行。在中断执行完毕后由硬件自动清零。

IP1~240
(Interrupt Priority Registers）中断优先级控制寄存器组。由 240 个 8bit的寄存器组成，每个可屏蔽中断占用 8bit，这样总共可以表示 240 个可屏蔽中断（ STM32F4只用到了其中的 82 个)。IP[81]~IP[0]分别对应中断 81~0。每个可屏蔽中断高 4 位(低四位不用）分为抢占优先级和子优先级。抢占优先级在前，子优先级在后，根据 SCB->AIRCR 中的中断分组设置来决定而这两个优先级各占几个位。

GPIO

IO 配置常用的 8 个寄存器： MODER、OTYPER、OSPEEDR、PUPDR、ODR、IDR 、AFRH 和 AFRL.

MODER
GPIO端口模式寄存器 (GPIO port mode register)用于控制GPIOx端口的工作模式。
每组IO下有16个IO口，该寄存器共32位，每2个位控制1个IO：
00-IN;01-OUT;10-AF;11-AN;

OTYPER
GPIO 端口输出类型寄存器 (GPIO port output type register）仅用于输出模式。
该寄存器低 16 位有效，每一个位控制一个 IO 口。
0-PP;1-OD

OSPEEDR
GPIO 端口输出速度寄存器 (GPIO port output speed register），仅用于输出模式，该寄存器用于控制 GPIOx 的输出速度，该寄存器每 2 个位控制一个 IO 口。
00-25MHZ;01-50MHZ;10-75MHZ;11-100MHZ

PUPDR
GPIO 端口上拉/下拉寄存器(GPIO port pull-up/pull-down register)该寄存器每 2 个位控制一个 IO 口，用于设置上下拉。
00-NOPULL;01-UP;10-DOWN

ODR
GPIO 端口输出数据寄存器 (GPIO port output data register）用于设置某个 IO 输出低电平(ODRy=0)还是高电平(ODRy=1).

IDR
GPIO 端口输入数据寄存器 (GPIO port input data register）用于读取某个 IO 的电平，如果对应的位为 0(IDRy=0)，则说明该 IO 输入的是低电平，如果是 1(IDRy=1)，则表示输入的是高电平。

EXIT

STM32F4的EXTI控制器支持23 个外部中断/事件请求。

EXTI_IMR
中断屏蔽寄存器（Interrupt mask register）。前 23 位有效。位 x 对应线 x 上的中断请求。当位 x 设置为 1 时，则开启这个线上的中断。

EXTI_EMR
事件屏蔽寄存器（Event mask register）。类似IMR，只是该寄存器是针对事件的屏蔽和开启。

EXTI_RTSR
上升沿触发选择寄存器（Rising trigger selection register）。前 23位有效。当位 x 设置为 1 时，则开启这个线上的上升沿触发中断/事件。

EXTI_FTSR
下降沿触发选择寄存器（Falling trigger selection register）。同 RTSR，设置下降沿触发中断/事件。

在同一中断线上，可以同时设置上升沿和下降沿触发，即任一边沿都可触发中断。

EXTI_SWIER
软件中断事件寄存器（Software interrupt event register）。
SWIERx：线 x 上的软件中断 (Software Interrupt on line x)。.当该位为“0”时，写“1”将设置 EXTI_PR 中相应的挂起位。如果在 EXTI_IMR 和 EXTI_EMR 中允许产生该中断，则产生中断请求。在此位中写入“1”可以清除它（写1清0）。被设置的 SWIER位，将会在 PR 中的对应位清除后清除。

EXTI_PR
挂起寄存器（Pending register）。
PRx：挂起位 (Pending bit)。当外部中断线上发生了选择的边沿事件，该寄存器的对应位会被置为 1。在此位中写入“1”可以清除它（写1清0），也可以通过改变边沿检测的极性清除。

SYSCFG_EXTICR1~4

位于中文参考手册 8.2.4~8.2.7

SYSCFG 外部中断配置寄存器（ SYSCFG external interrupt configuration register ）用来选择 EXTIx 外部中断的源输入。每个EXTICR 只用了其低 16 位，EXTICR[0]只管了 GPIO 的 0~3 端
口，相应的其他端口由 EXTICR[1~3]管理。

USART

USART_SR
状态寄存器 (Status register).
RXNE（Read data register not empty，读取数据寄存器非空）：该位被置 1 时表明已经有数据被接收并且可以读取。可以通过读 USART_DR 或直接向该位写 0将该位清零。
TC（Transmission complete，发送完成）：当该位被置位的时候，表示 USART_DR 内的数据已经被发送完成了。如果设置了这个位的中断，则会产生中断。该位也有两种清零方式：1）读 USART_SR，写USART_DR。2）直接向该位写 0。
ORE：上溢错误 (Overrun error)
TXE：发送数据寄存器为空 (Transmit data register empty)

USART_DR
数据寄存器 (Data register)这是一个双寄存器，包含了 TDR 和 RDR。当向该寄存器写数据的时候，串口就会自动发送，当收到数据的时候，也是存在该寄存器内。
当使能校验位(USART_CR1 中 PCE 位被置位)进行发送时，写到 MSB 的值(根据数据的长度不同，MSB 是第 7 位或者第 8 位)会被后来的校验位取代。当使能校验位进行接收时，读到的 MSB 位是接收到的校验位。

USART_BRR
波特率寄存器(Baud rate register)
DIV_Fraction：位[3:0]（当 OVER8=0 时有效）用来存放小数部分，
DIV_Mantissa：位[15：4]用来存放整数部分，最高 16 位未使用。

USART_CR1~3
控制寄存器(Control register)低16位用于串口的功能设置。
OVER8(Oversampling mode)为过采样模式设置位，OVER8=0 时精度高，容错性好，OVER8=1 的时候，容错差，速度快。一般设置位 0，即 16 倍过采样已获得更好的容错性；
UE 为串口使能位，置位以使能串口；
M (Word length)字长选择位，当该位为 0 的时候设置串口为 8 个字长外加 n 个停止位，停止位的个数（n）是根据 USART_CR2 的停止位 (STOP bit)设置来决定的，默认为 0；
PCE (Parity control enable)奇偶校验使能位，设置为1使能校验；
PS (Parity selection)奇偶校验选择位，设置为 0 则为偶校验，否则为奇校验；
TXEIE (TXE interrupt enable)发送缓冲区空中断使能位，设置该位为 1，当 USART_SR 中的 TXE 位为 1 时，将产生串口中断；
TCIE(Transmission complete interrupt enable)传送完成中断使能。此位由软件置 1 为发送完成中断使能位。设置该位为 1，当 USART_SR 中的 TC 位为 1时，将产生串口中断；
RXNEIE:RXNE中断使能 (RXNE interrupt enable)RXNE 为接收缓冲区非空中断使能，设置该位为 1，当 USART_SR 中的 ORE 或者 RXNE 位为 1 时，将产生串口中断；
TE 为发送使能位，置位将开启串口的发送功能；
RE 为接收使能位，置位将开启串口的接受功能。

TIM(2~5)

基本设置

TIMx_CR(1~2)
TIMx 控制寄存器 (TIMx control register ).
CEN：计数器使能 (Counter enable)
ARPE：自动重载预装载使能 (Auto-reload preload enable)
位为1时TIMx_ARR 寄存器进行缓冲（在每一次更新事件（UEV）时，才把预装载寄存器（ARR）的内容传送到影子寄存器。）

TIMx_DIER
TIMx DMA/中断使能寄存器 (TIMx DMA/Interrupt enable register) 16 位寄存器.
UIE：更新中断使能 (Update interrupt enable)

TIMx_SR
TIMx 状态寄存器 (TIMx status register)用来标记当前与定时器相关的各种事件/中断是否发生。
UIF：更新中断标志 (Update interrupt flag)
● 该位在发生更新事件时通过硬件置 1。但需要通过软件清零。

TIMx_PSC
TIMx 预分频器 (TIMx prescaler)
预分频器值。

TIMx_CNT
TIMx 计数器 (TIMx counter).
计数器值。

~~TIMx_SMCR~~
~~TIMx 从模式控制寄存器 (TIMx slave mode control register）~~

TIMx_ARR
TIMx 自动重载寄存器 (TIMx auto-reload register）含影子寄存器。
自动重载值。

PWM相关

TIMx_CCMR1~2

TIMx_CCMR1 控制 CH1 和 2，而 TIMx_CCMR2控制 CH3 和 4。
此寄存器的所有位（CCXS)在输入模式和输出模式下的功能均不同。

TIMx 捕获/比较模式寄存器 (TIMx capture/compare mode register）
OCxM：(Output compare x mode)模式设置位，此部分由 3位组成。总共可以配置成 7 种模式。PWM 模式1/2可设置为 110/111。这两种 PWM 模式的区别就是输出电平的极性相反。
CCxS :捕获/比较 x 选择 (Capture/Compare x selection),用于设置通道的方向（输入/输出）默认输出。注意：TIM14 仅有 1 个通道，只有低八位有效。

TIMx_CCER
TIMx 捕获/比较使能寄存器 (TIMx capture/compare enable register）.
CCxE :捕获/比较 x 输出使能 (Capture/Compare x output enable)

TIMx_CCR1~4