1. 冯•诺依曼计算机的特点主要有：
（1）计算机由运算器，控制器、存储器和输入/输出设备五大部件构成，缺少任何一个部件都无法正常工作
（2）指令和数据都以同等地位存放在存储器中，并可按地址访问。
（3）指令和数据都均以二进制形式表示
（4）指令在存储器中按顺序存放。通常，指令是顺序执行的。在特殊情况下，可根据运算结果或指定的条件改变运算顺序。
（5）指令由操作码和地址码组成。操作码表示操作的性质，地址码表示操作数在存储器中的位置
（6）机器以运算器为中心。
2.计算机系统的层次结构
计算机系统层次结构，指的是计算机系统由硬件和软件两大部分所构成，而如果按功能再细分，可分为7层。
3.计算机各种性能指标之间的关系
总线的技术指标：
1.总线的带宽（总线数据传输率）：总线带宽是指单位时间内总线上传输的数据量
2.总线位宽：总线能同时传输的二进制位数，或数据总线的位数。
3.总线的工作频率：总线工作频率单位以MHz为单位，工作频率越高总线工作速率越快，总线带宽越宽。
4.各种性能指标之间的关系p19
计算机性能的定义：
吞吐率和响应时间是考量一个计算机系统性能的基本指标。
吞吐率表示在单位时间内所完成的工作量。在有些场合，吞吐率也可以称为带宽。
响应时间也被称为执行时间或等待时间，是指从作业在CPU上执行所用的时间外，还包括磁盘访问时间，存储器访问时间、输入输出操作所用时间以及操作系统运行在这个程序所用的额外开销。
用户感觉到的时间一般分为两大部分：CPU时间（CPU用于程序执行的时间）和其他时间（等待I/O操作完成的时间和CPU用于执行其他用户程序的时间。
CPU时间包含：
（1）用户CPU时间，指真正用于运行用户程序代码的时间
（2）系统CPU时间，指为了执行用户程序而需要CPU运行操作系统程序的时间。
计算机系统的性能主要考虑的是CPU性能。
计算机系统性能VS CPU性能
系统性能是指系统响应的时间，而CPU性能是指用户CPU时间。
在对CPU进行计算时需要用到以下几个重要的概念和指标：
（1)时钟周期：
（2）时钟频率（主频）：时钟周期的倒数
（3）CPI：表示执行一条指令所需的时钟周期数。
CPU执行时间=程序所含时钟周期数/时钟频率=程序所含时钟周期数x时钟周期
如果已知程序总的指令条数和综合CPI，则可以用下面的公式计算程序总的时钟周期数
程序总时钟周期数=程序总的指令条数xCPI
CPU执行时间=CPIx程序总时钟周期数x时钟周期
5.补码的特点：P34例2.14
（1）补码中0的表示唯一（减少了-0和+0之间的转换）
（2）少占用一个编码表示，使补码比原码能多表示一个最小负数。
（3）根据定义，求一个正数的补码时，只要将正号转换成0，数值部分无需改变，求一个负数的补码时，需要做减法运算，因而不太方便和直观。
6.掌握定点数的补码加减法和溢出判断P86、87；
补码加法公式是：
[x]补+[y]补=[x+y]补(mod2n)
这里说一下上面公式的意思。mod2n表示的是模运算，2n为模，这个模表示被丢掉的值。上面的式子在数学上成为为同余式，即等式两边的值取2^n的余数是相等的。
定点数用补码表示时，减法运算的公式为：
[x]补−[y]补=[x]补+[−y]补
溢出的概念
在定点整数机器中，数的表示范围|x|<(2^n−1)。在运算过程中如出现大于字长绝对值的现象，称为“溢出”。在定点机器中，正常情况下溢出是不允许的。
溢出的检测方法
（1）单符号法
当两个操作数同号时，而其和的符号与操作数的符号不一致则就发出溢出
注意：
a、若是同号相减或异号相加，则运算结果不可能溢出；
b、若是同号相加或异号相减，则运算结果可能溢出。
（2）采用最高有效位的进位判断
符号位产生的进位与最高有效位产生的进位情况不同，则溢出。
3）采用变形补码判断(双符号位)
用Sn+1、SnSn+1、Sn分别表示结果最高符号位和第2个符号位。
01：结果正溢;
10：结果负溢;
7.浮点数加减运算
设有两个浮点数X = Mx×2Ex 和 Y = My×2Ey ，且Ex> Ey
若要求X±Y的结果S，则
S =X±Y =MS×2ES
运算规则 ，ES =Ex，MS =Mx±(My SHR (Ex - Ey))
浮点数加减运算的步骤
两操作数对阶
尾数相加减
结果的规格化
结果的舍入处理
结果的溢出判断
8.溢出概念与检测方法
溢出
在定点数机器中，数的大小超出了定点数能表示的范围。
上溢
数据大于机器所能表示的最大正数；
下溢
数据小于机器所能表示的最小负数；
例如，4位补码表示的定点整数，范围为[-8，+7]
若x = 5，y = 4，则x+y产生上溢
若x = -5，y = -4，则x+y产生下溢
若x = 5，y = -4，则x-y产生上溢
9.“对阶”操作：目的是使两数阶码相等
小阶向大阶看齐，阶小的那个数的尾数右移，右移位数等于两个阶码差的绝对值
IEEE 754尾数右移时，要将隐含的“1”移到小数部分，高位补0，移出的低位保留到特定的“附加位”上
10.常用的寻址方式P196-197
1.立即数寻址（形式地址就是操作数）
2.直接寻址（形式地址直接给出数据在主存中的真正地址）
3.间接寻址（形式地址指向主存中数据所在的地址的地址）
4.寄存器寻址（有效地址就是寄存器编号）
5.寄存器间接寻址（有效地址所指向的寄存器中的内容是数据在主存中的地址）
6.基址寻址（有效地址=基址寄存器中保存的内容+形式地址（数据仍然是保存在主存中）
7.变址寻址（变址寄存器中的内容+形式地址的内容就是数据在主存中的地址）
。。。。。。
11.指令周期的概念
将一条指令从取出到执行完毕所需要的时间称为指令周期。
12.程序状态字（PSW）的概念
表示一个程序运行状态的一个二进制位序列。一般包含反映指令执行结果的标志信息（如进位标志、溢出标志、符号标志等等）和设定的一些状态信息（如中断允许/禁止标志、管理程序/用户程序状态等等）
13.RISC和CISC两种指令系统
答：RICS是精简指令集计算机，CISC是复杂指令集计算机，RISC和CISC相比，指令数、指令格式、寻址方式少，通用寄存器多，采用组合逻辑，采用优化的编译技术，便于实现指令流水。RISC便于设计，成本较低，可靠性较高。例如X86架构采用的是CISC，ARM和MIPS采用的是RISC。
14.CPU控制器的两种类型和特点
不管CPU多么复杂，但是他都可以看成是由数据通路和控制部件两大部分组成。
数据通路：指令执行过程中数据所经过的路径，包括路径上的部件称为数据通路。
数据通路的组成：
ALU、通用寄存器、状态寄存器、cache、MMU、浮点运算逻辑、异常和中断处理逻辑等。
数据通路又可以分为：执行部件和功能部件
15.指令执行的具体过程（数据通路与控制信号）
指令执行所用到的元件有两类：组合逻辑元件（也称操作元件）和存储元件（也称状态元件）。连接这些元件的方式有两种：总线方式和分散连接方式。数据通路就是由操作元件和存储元件通过总线或分散方式连接而成的进行数据存储、处理和传送的路径。
16.微指令的格式和控制存储器的容量
1.水平型微指令:采用长格式，一条微指令能控制数据通路中多个功能部件并行操作。其一般格式如下：
控制字段 判别测试字段 下地址字段。
2.垂直型微指令：采用短格式，一条微指令只能控制一两种操作。
控制存储器（CM）用来存放实现全部指令系统的所有微程序，它是一种只读型存储器 .一旦微程序固化，机器运行时则只读不写。
其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令．又执行这一条微指令．读出一条微指令并执行微指令的时间总和称为一个微指令周期．通常，在串行方式的微程序控制器中．微指令周期就是只读存储器的工作周期 .控制存储器的字长就是微指令字的长度，其存储容量视机器指令系统而定，即取决于微程序的数量．对控制存储器的要求是读出周期要短，因此通常采用双极型半导体只读存储器．
控制存储器的容量为微指令数与字长的乘积。
控制存储器在CPU内，是CPU的组成部分。
17.相联存储的含义
关联存储器（相联存储器），是一种不根据地址而是根据存储内容来进行存取的存储器，可以实现快速地查找块表。既可以按照地址寻址也可以按照内容寻址（通常是某些字段），为了与传统寄存器作区别，称为按内容寻址的存储器。
17.各种存储器的特点
根据存储器的特点和使用方法的不同，可以有以下几种分类方法：
1.按存储元件分类
存储元件必须具有两个截然不同的物理状态，才能被用来表示二进制0/1.
半导体存储器、磁性材料存储器、光介质存储器
2.按存取方式分类
（1）随机存取存储器：按地址访问存储单元，每个单元的访问时间是一个常数，与地址无关。
（2）顺序存取存储器：信息按顺序存放和读出，其存取时间取决于信息存放的位置，以记录块为单位编址。
（3）直接存取存储器：有随机访问和顺序访问的特点
（4）相联存储器：按照内容检索到存储位置进行访问。例如块表就是一种相联存储器。
18.存储器容量的扩展方法
一般而言，要构成一个存储器，一般需要多个存储芯片一起来构成。那么多个存储芯片是如何构成一个大的存储器来进行工作的呢？一般有如下三种方式：
1.位扩展(增加存储字长)
假设现在有1K(1024个)4位的存储芯片(容量为4096bit)若干,要想构成一个1K8位的存储器，我们可以使用两片1K*4位的存储芯片来构成，如下图：
我们通过片选信号CS同时选中两片存储芯片，同时进行8位数据的读出和写入，更形象的图可看如下、
对于如上例子，位扩展的关键就是将两个存储芯片当成一个存储芯片来用，让两个存储芯片同时工作，同时被选中，同时做读操作，同时做写操作，要想保证同时，就是把两个芯片的片选，用相同的信号进行连接。
2.字扩展 (增加存储字的数量)
假设现在有1K8位的存储芯片若干，要想构成一个2K8位的存储器，我们可以使用两片1K*8位的存储芯片来构成。
3.位，字同时扩展
19.Cache-主存地址三种映射方法，以及命中率
- 全相联映射
全相联映射是指主存中任一块都可以映射到Cache中任一块的方式，也就是说，当主存中的一块需调入Cache时，可根据当时Cache的块占用或分配情况，选择一个块给主存块存储，所选的Cache块可以是Cache中的任意一块。
全相联方式的对应关系如图所示。如果Cache的块数为Cb，主存的块数为Mb，则映象关系共有Cb×Mb种。
优点：命中率比较高，Cache存储空间利用率高。
缺点：访问相关存储器时，每次都要与全部内容比较，速度低，成本高，因而应用少。
2. 直接相联映射
地址映象规则：
主存储器中一块只能映象到Cache的一个特定的块中。
(1) 主存与缓存分成相同大小的数据块。
(2) 主存容量应是缓存容量的整数倍，将主存空间按缓存的容量分成区，主存中每一区的块数与缓存的总块数相等。
(3) 主存中某区的一块存入缓存时只能存入缓存中块号相同的位置
优点：地址映象方式简单，数据访问时，只需检查区号是否相等即可，因而可以得到比较快的访问速度，硬件设备简单。
缺点：替换操作频繁，命中率比较低。
3.组相联映象方式
组相联的映象规则：
(1) 主存和Cache按同样大小划分成块。
(2) 主存和Cache按同样大小划分成组。
(3) 主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同。
(4) 当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的同组号的空间内，但组内各块地址之间则可以任意存放， 即从主存的组到Cache的组之间采用直接映象方式；在两个对应的组内部采用全相联映象方式。
优点：块的冲突概率比较低，块的利用率大幅度提高，块失效率明显降低。 缺点：实现难度和造价要比直接映象方式高。
20.中断机制（中断的过程）
大体上可以把中断全过程分为5个阶段：中断请求、中断判优、中断响应、中断处理和中断返回。
21.主机与外设的连接方式
总线型连接、辐射型连接等。
22.64×4位的SRAM结构图
存储体排列成存储元阵列
芯片封装后，3组信号线与外部打交道
地址线：n根地址线，对应2n个存储单元；
地址信号经过译码电路，产生每个单元的字线选通信号；
数据线：每个单元m位，对应有m根数据线；
23.存储容量=存储单元个数×存储字长（不按字节编址时）
用a×b表示
存储容量=存储单元个数×存储字长/8 （按字节编址时）
单位为B（字节）
要求：已知存储容量，能计算出该存储器的地址线和数据线的根数。
例如
某机存储容量为 2K×16，则该系统所需的地址线为 11 根，数据线位数为 16 根。
24.例：某系统的存储器为2MB，每字块为8个字，每字32位，若cache为16KB，采用字节编址方式。
采用直接映射，主存地址格式是什么？
采用全相联映射，主存地址格式是什么？
采用16路组相联映射，主存地址格式是什么？
来源：CSDN
作者：juliahsshau
链接：https://blog.csdn.net/weixin_43978453/article/details/103477655