xilinx

XILINX FPGA和CPLD管教约束 1、XILINX CPLD引脚配置 打开ISE，这个工程所用的芯片是Coolrunner II CPLD系列的XC2C32A，找到floorplan IO-Pre-Synthesis 双击打开之后出现下图，显示了引脚的各种约束状态，这些引脚约束当然是与你的编程代码是一致的：例如：你的Verilog代码中的时钟信号，肯定是输入信号，所以时钟引脚肯定得配置成input。 2、FPGA的引脚约束 这是spanrtan6系列的XC6SLX4，打开ISE出现以下界面，找到 IO Pin Planning(PlanAhead)-Post-Systhesis， 双击打开出现下图：最下面的表格栏对应各种约束，可以仔细配置引脚。 谢谢！ 来源： CSDN 作者： TianMa行空 链接： https://blog.csdn.net/weixin_43166304/article/details/104253117

具体细节的展示图如下： 通过上图可知，在OpenCL中提供的存储模型中，有如下几种Memory类型。 Host Memory Host Memory指的是连接在主板上的内存条，仅供host进行数据读取。 Off-Chip Global memory Off-Chip Global memory 指的是在FPGA板卡上通过硬件与 FPGA 芯片连接的内存条。数据存取所花费的时间相对较长，但是容量相对较大。 Off-Chip Global Memory Off-Chip Global Memory Host端可以通过PCIe进行数据读写，Device端同样可以进行数据的读写 Off-Chip Constant Global Memory Constant Global Memory同样是在FPGA板卡上通过硬件与 大专栏 Xilinx OpenCL的存储模型 >FPGA 芯片连接的内存条。不同的是Host端只能进行写入，Device端只能进行读出。适用于参数数据的传输。 On-Chip Memory On-Chip Memory 主要是采用FPGA中BRAM资源组成，具有随机存储和低延时的特点，但是资源有限。 On-Chip Global Memory On-Chip Pipes Local Memory & Private Memory Local Memory可用于所有的 work

Xilinx FPGA 架构简介 作者：AirCity 2020.2.4 Aircity007@sina.com 本文所有权归作者Aircity所有 直接用一张图来说明Xilinx FPGA都包含哪些核心内容： LUT，Look up table的简称，本质上是一个RAM，目前FGPA中多使用4输入的LUT，每一个LUT可以看成一个有4位地址线的16x1 RAM（16个1bit存储空间）。HDL语言描述了一个逻辑电路后，软件会自动计算所有可能的运算结果，并把结果写入到RAM中，这样每输入一个信号就相当于输入一个地址进行查表，找出地址响应内容。 由于制造工艺所限，FPGA都有漏电流存在，漏电流受内核VCCINT影响很大，大约与其立方成正比。如果VCCINT提升5%，静态功耗会增加15%之多。因此要控制好VCCINT的纹波水平。 FPGA与CPLD的区别 FPGA CPLD SRAM工艺，基于LUT结构 EEPROM工艺，乘积项结构 基本单元为CLB，颗粒度小，延迟与系统布局有关 基本单元是LCM（可编程逻辑宏单元），颗粒度大，特点是延迟相等 适用于数据密集型场合，完成复杂时序逻辑，需要大量触发器 适用于控制密集型场合，输入较多，复杂，完成组合逻辑。 来源： CSDN 作者： AirCity123 链接： https://blog.csdn.net/AirCity123/article

XILINX Vivado IP License LDPC, CPRI, Turbo, Polar, JESD204B/C HDMI1.4/2.0, MIPI CSI-2, MIPI DSI AXI CAN 10G Enthernet MAC 25G Enthernet MAC 50G Enthernet MAC 100G Enthernet MAC RS Encoder/Decoder Display Port Video Test Pattern Generator RapidIO tri mode ethernet mac 上面有的或沒有的所有Vivado License都有，技术交流请联系Q：3339377509，V：SDS_Tech 来源： CSDN 作者： Loong_Wei 链接： https://blog.csdn.net/Loong_Wei/article/details/104172074

启动过程 首先根据根基mode pins来选择启动方式，SPI还是JTAG等等 然后执行片上ROM中的代码 并且从SPI 或JTAG等这些boot device中拷贝First Stage Boot Loader （FSBL）到片上内存中 最后，处理器星星FSBL，FSBL可以初始化PS的启动或者导入PL配置。FSBL可以导入用户应用或者可选的second stage boot loader 原文： UltraScale+ RFSoCs use a multi-stage boot process that supports both a non-secure and a secure boot. The PS is the master of the boot and configuration process. For a secure boot, the AES-GCM, SHA-3/384 decryption/authentication, and 4096-bit RSA blocks decrypt and authenticate the image. Upon reset, the device mode pins are read to determine the primary boot device to be used: NAND, Quad-SPI,

Vivado HLS(High-level Synthesis)笔记一：HLS基本流程 Vivado HLS(High-level Synthesis)笔记二：数据类型及其初始化、复合数据类型、HLS中的C++基本运算 Vivado HLS(High-level Synthesis)笔记三：Test bench Vivado HLS(High-level Synthesis)笔记四：接口综合 Vivado HLS(High-level Synthesis)笔记五：for循环优化 Vivado HLS(High-level Synthesis)笔记六：数组优化 Vivado HLS(High-level Synthesis)笔记七：函数层面的优化 Vivado HLS(High-level Synthesis)笔记八：优化方法综述 来源： CSDN 作者： 山音水月 链接： https://blog.csdn.net/linbian1168/article/details/104099230

XILINX FPGA 7系之 CLB/LUT 可以知道 CLB 是基本的组成单元，SLICE 也是 CLB 的基本组成单元，为了更好的使用 XILINX FPGA ，有必要在深挖一下 Distribute RAM（分布式内存）； XILINX 的 “ ug474_7Series_CLB.pdf ” 文档的 “Ch.2 中的 Distribute RAM ”章节有对此的详细描述 值得注意的是 XILINX CLB 的 LUT内部结构决定， Distribute RAM 只能够由 SLICEM 组成 ，SLICEL 是无法组成 Distribute RAM 的；SLICEM 构成 Distribute RAM 是通过其中的 LUT 实现的，1 个 SLICEM 是如下的结构： 可以看到 1 个 SLICEM 有 4 个 LUT，每个 LUT 都是 6 输入，所以 1 个 LUT 可以寻址空间是 2^6=64bits，那么 4 个 LUT 便可以级联组成 4x2^6=256bits，即，一个 SLICEM 最大可以包含 256bits RAM内容； 通过配置可以使用 1 个 SLICEM 实现如下 RAM： Single-Port 32 x 1-bit RAM Dual-Port 32 x 1-bit RAM Quad-Port 32 x 2-bit RAM Simple Dual

远程调试环境由 PC 上运行的 System Debugger（集成在 Xilinx SDK 中） 和 Zynq 板上运行的 Linux TCF Agent 共同构成， 两者通过 TCP 连接，架构图如下图所示： 注1：TCF -> Target Communication Framework； 注2：TCF 集成在 PetaLinux 中，此功能需配合 PetaLinux 使用。 操作步骤（以调试 Helloworld 程序为例）： 1.新建 Linux 应用 File -> New -> Application Project； Project name 输入 Hello -> OS Platform 选择 linux -> Finish。 2.设置 Linux TCF Agent 在 Target Connections 窗口中右键单击 Linux TCF Agent -> 点击 New Target； 注：如果没有 Target Connections 窗口，将视图恢复成默认布局即可（菜单栏点击 Window -> Perspective -> Reset Perspective...） 在弹出的 Target Connection Details 窗口中 Host 输入 Zynq 板 IP 地址 -> 点击 OK 按钮 。 右键 Hello.elf -> Debug As

初步使用Xilinx CORE Generator: 参考书籍：《Xilinx ISE 5.x 使用详解》 EDA先锋工作室 P63-P72：IP核生成工具——CORE Generator 1. 对于如何在工程中加入IP核，是很简单的，我在未看书之前，就可根据提示挑选适当的核，对核进行参数设置，将核加入工程。 2. 接下来是如何使用，在这里，由于我主要使用VHDL语言，仿真工具用ModelSim6.0，综合工具主要使用Synplify7.7，我就只说在这样的环境下如何对该IP核进行元件例化，进行项目配置，并进行仿真与综合。 2.1 元件例化 可使用ISE的Laguage Template，也就是Xilinx 6.2 ISE中工具栏右上角的小灯泡 ，在COREGEN目录下，你会发现，你所用到的IP核的例化语句已经出现在模板里，拷过去就可以直接用了（当然你可能也要视情况进行必要的改动）。 3. 仿真 这里，最主要的问题是库，由于使用了IP核，所以要把XilinxCroeLib加入ModelSim库中。我的经验是：先在当前工程的目录下创建一个xilinxcorelib库，然后把该库文件剪切到modelsim根目录下，最后在modelsim下，选中该库，点击右键选择Edit，将路径高到modelsim下。然后将xilinx\vhdl\src\xilinxcorelib编译到该库中

一：前言 好久没写博客了，前段时间有个朋友加微信请教关于PCIe的一些学习方法。本人也不是专家，只是略知一些皮毛。对于大家反馈的问题未必能一一解答，但一定知无不言。以后我会常来博客园看看，大家可以把问题直接在评论区提出来。这篇博客是应部分网友的要求写的，Xilinx升级到7系列后，原来的pcie ip核trn接口统统转换成了axis接口，这可愁坏了之前用xapp1052的朋友，一下子不好用了，该怎么办？对此我的想法是：如果您两年左右的verilog代码经验，建议您直接使用axis接口，如果您觉得使用不方便，大可在外面再包一层您自己觉得好用的接口。博主公司有这方面的技术积累，但涉及到商业利益，我不能在此出售源代码，如有私下合作，可谈。PCIe_to_RapidIO, PCIe_to_FC, PCIe_to_Enet等各类接口转换都没问题。如果您刚接触PCIe，想要更清楚得理解axis接口的PCIe IP核是如何工作的，那么这篇系统级的博客对您将会非常有用，同时博主也会给出一个用Block_design搭的带有DMA功能的简易EP，大家只要自己写个简单的控制逻辑就可以操作EP端的DMA，对于没有经验的工程师，是一个比较容易的技术迁移。 二：前期准备 1、pcie基础还是要有，尤其是协议部分。推荐一本电子书，很经典，请耐心读它（Addison.Wesley.PCI.Express