Keystone

CPU处理器 基于TI KeyStone C66x多核定点/浮点DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高性能信号处理器，TI TMS320C6678集成8核C66x，每核主频1.0/1.25GHz，每核运算能力高达40GMACS和20GFLOPS，FPGA XC7K325T逻辑单元326K个，DSP Slice 840个，8对速率为12.5Gb/s高速串行收发器，以下是CPU功能框图： PCIe接口 开发板引出了PCIe Gen2 x4接口(CON5)，2通道，编码方案为8b/10b，总共64pin，主接口区42pin，单通道理论最高传输速率达5GBaud，即为5GBaud*8/10=4Gbit/s，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4304016

处理器 基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x + Xilinx Artix-7 FPGA处理器，TMS320C665x主频为1.0G/1.25GHz，单核运算能力高达40GMACS和20GFLOPS，FPGA XC7A100T逻辑单元101K个，DSP Slice 240个拥有多种工业接口资源，其CPU功能框图： BANK电压 开发板引出一个BANK电压（J3，FPGA端），1.8V、2.5V以及3.3V可选，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4313107

CPU处理器 基于TI KeyStone C66x多核定点/浮点DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高性能信号处理器，TI TMS320C6678集成8核C66x，每核主频1.0/1.25GHz，每核运算能力高达40GMACS和20GFLOPS，FPGA XC7K325T逻辑单元326K个，DSP Slice 840个，8对速率为12.5Gb/s高速串行收发器，以下是CPU功能框图： 电源接口和拨码开关 开发板采用12V@5A直流电源供电，CON19为电源接口，SW8为电源拨码开关，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4305112

接触C6000DSP不久，碰到没有直接例程的我像无头苍蝇一样乱找资料，由于大多数资料是英文的，且专有名词很多，理解起来十分费劲。但后来发现，真的是读书千遍，其义自见。多读几遍，特别是各个文档联系起来，头脑中有概念后，就越读越通顺了。 在此，用第一篇博客记录一下这几天的折腾，也希望可以为遇到同样问题的同学提供一些思路，大神请自动绕道。 废话结束。 需求：DSP作为主机，SRIO的DIO模式到FPGA，需要DSP读/写完成后产生中断。 再废话一句：大多数关于SRIO的中断介绍都是DOORBELL的，不适用于本例，所以越发使人焦躁。 解决问题的思路是通读文档后，参考TI的资料，尤其是要充分使用K1_STK_v1.1中的例程。 再有就是多看TI的论坛，有时中文论坛帮助更大些。 （特别感谢Brighton Feng大神的例程/论坛留言） 首先，要确定这个需求是可以被实现的，因为SRIO例程里并没有，所以千万别误会这个不可实现。SRIO user guide[1] 2.3.9.1.1短短一节，提到： Using the direct I/O protocol, once the single or multipacket data transfer is complete, the external PE, or the peripheral itself, needs to notify

CPU处理器 基于TI KeyStone C66x 多核定点/浮点 DSP TMS320C6678 + Xilinx Kintex -7 FPGA的高性能信号处理器 ，TI TMS320C6678集成8核 C66x ，每 核 主频1.0/1. 25 GHz，每核运算能力高达 40GMACS 和 20 GFLOPS，FPGA XC7K325T逻辑单元 326 K个，DSP Slice 8 40个， 8 对速率为 12 . 5 Gb/s高速串行收发器，以下是CPU功能框图： 散热风扇接口 CON 2 是散热风扇接口，采用3pin，间距2.54mm，供电电压为12V，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4297486

[root@controller ~]# glance image-create --name "examimage" --disk-format "qcow2" --container-format bare --progress < /root/CentOS-68.qcow2 下面是执行上面命令所报错： You must provide a username via either --os-username or env[OS_USERNAME] 此时需要执行：source /etc/keystone/admin-openrc.sh [root@controller ~]# glance image-create --name "examimage" --disk-format "qcow2" --container-format bare --progress < /root/CentOS-68.qcow2 public endpoint for image service not found 此时执行：openstack service create --name glance --description "OpenStack Image" image openstack endpoint create --region RegionOne image public

写在前面的话，笔者目的是为了尝试用Kolla来方便快捷的部署OpenStack，为以后多节点部署打下基础。 Kola 简介： kolla 项目起源于TripleO项目，聚焦于使用Docker容器部署OpenStack服务。该项目由Cisco于2014年9月提出，是OpenStack 社区Big Tent开发模式下的孵化项目。 Kolla 项目是一个支持Openstack服务以容器的方式部署，借助ansible部署工具可以简单的扩展到多个节点。同时，又借助于使用 heat 来编排 Kolla 集群。 环境介绍： 10.0.100.201 kolla-all-in-one Centos7.2 系统 10.0.100.207 docker-registry Centos7.2 系统 由于我目的很明确，所以这里就不强调网络了，没有特殊要求，能上网就行。 另外就是 安装kolla，必须自己build 镜像， 由于网络的原因，经常会导致在build 镜像的时候失败。这次我们直接采用kolla官方提供的镜像文件，这样就不需要自己build镜像的环节 ，也就是说我们搭建本地的docker registry。 环境准备： 安装epel源 yum install epel-release -y 安装所需的依赖包 yum install python-devel libffi-devel gcc

私有云技术 使用脚本部署OpenStack平台 需要两台主机，一台控制节点，一台计算节点 控制节点：安装 MySQL、 Keystone、 Glance、 Nova、 Neutron、 Dashboard等服务，主要作为认证、镜像管理节点，以及提供 Nova和 Neutron服务的管理节点。提供 Dashboard界面服务 计算节点：安装 nova-compute和 Neutron服务， Nova服务提供云主机服务， Neutron提供网络服务 基础环境配置 基础配置 两个节点设置第一张网卡为仅主机模式，第二张网卡为 NAT模式，以及配置 CPU虚拟化 计算节点至少使用 4 GB内存，硬盘不小于 50 GB IP地址配置 控制节点ip配置 # hostnamectl set-hostname controller # vi /etc/sysconfig/network-scripts/ifcfg-eno16777736 TYPE=Ethernet BOOTPROTO=static DEFROUTE=yes PEERDNS=yes PEERROUTES=yes IPV4_FAILURE_FATAL=no IPV6INIT=yes IPV6_AUTOCONF=yes IPV6_DEFROUTE=yes IPV6_PEERDNS=yes IPV6_PEERROUTES=yes IPV6

CPU处理器 TI TMS320C6678是一款TI KeyStone C66x多核定点/浮点DSP处理器，集成了8个C66x核，每核心主频高达1.0/1.25GHz，支持高性能信号处理应用，拥有多种工业接口资源，以下是TMS320C6678 CPU功能框图： HyperLink接口 开发板CON8为HyperLink接口，采用2*15pin、2.0mm间距双排针连接方式。HyperLink接口最高通信速率40GBaud，是KeyStone处理器间互连的理想接口，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4307893

CPU处理器 TI TMS320C6678是一款TI KeyStone C66x多核定点/浮点DSP处理器，集成了8个C66x核，每核心主频高达1.0/1.25GHz，支持高性能信号处理应用，拥有多种工业接口资源，以下是TMS320C6678 CPU功能框图： 启动拨码开关 SW2设有5位启动拨码开关来选择开发板的启动模式，如下图方向放置，ON为1，OFF为0，硬件及引脚定义如下图： 来源： oschina 链接： https://my.oschina.net/u/4169033/blog/4316781