cadence

文章目录 1.新建Schematic工程 2.设置原理图Page属性 2.1.修改原理图Page大小 3.向工程中添加多页原理图 1.新建Schematic工程 2.设置原理图Page属性 2.1.修改原理图Page大小 默认自动新建的Page大小是 A ，如图： 在 Schematic Page Properties 设置中第一个选项栏即可修改原理图Page的大小,在 Units 一栏可以切换 单位 ，这里我选择 mm ： 3.向工程中添加多页原理图 默认工程中只包含一页原理图 Page1 ，如果需要分页，添加多页原理图，操作如下： 接收更多精彩文章及资源推送，欢迎订阅我的微信公众号：『mculover666』 。 来源： CSDN 作者： Mculover666 链接： https://blog.csdn.net/Mculover666/article/details/88206650

1. 为什么进行版本管理 最近在学习小马哥的Cadence课程： 使用Cadence Allegro绘制小马哥DragonFly四轴飞行器(STM32F4主控)PCB四层板教程 。 在新建Cadence工程的时候，一共新建了10个原理图，如图，每个原理图的标题和页码都进行了修改，在修改的时候不停的按着 Ctrl+S 保存，担心一个操作失误就全军覆没…… 所以我想， 可不可以用代码管理的方式来管理这些文件呢？ 主要是有以下作用： 做完一个阶段性的任务后，可以提交一次（提交到本地）； 每天任务结束后，可以上传到码云一次（提价到云端）； 举个例子：如果我画完了原理图1，然后我可以提交一次，然后接着去画原理图2，如果在画原理图2的时候出现了一些问题，可以恢复到刚刚你提交的那个状态，不用管你修改了什么。 2. 安装和配置Git 可以参考我的教程： 【Git & Github】（二）Git简介及其安装（Git是什么、Git的诞生、Git的优势、Git的安装、初次运行Git前的配置） 。 3. 开始管理 初学者只要按照文章执行命令即可，不用去特意学习Git。 3.1. 初始化本地库 在工程的根目录文件夹右击，选择 Git Bash here ： 然后执行命令： git init 这条命令会在该文件夹创建一个Git本地仓库（不用理解，干就完了）， 只需要执行这一次即可 。 3.2. 提交文件修改

1、 更新封装 封装修改后，在allegro下palce--update symbols。在package symbol下选择要更新的封装。 注意勾选 update symbol padstacks Ignore FIXED property。 2、如何批量放置VIA？ 比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观 Copy Find勾選Via Option填寫數量，間距。。。别人整理的 还不错 原文地址 http://bbs.ednchina.com/BLOG_ARTICLE_3006536.HTM 3. 如何只删除某一层里的东西? 答:很简单，Display->Color/Visibility->单独显示要想删除的那一层，OK后删除即可。 4. 如何在allegro中取消Thermal relief花焊盘(十字焊盘) 答:set up->design parameter ->shape->edit global dynamic shape parameters->Thermal relief connects ->Thru pins ,Smd pins -> full contact 5. 在等长走线时，如何更改target目标线？ 答：绕等长有两种：一种是设在一定范围内绕没有基准

1.原理图 1)建立元件库 2)建立原理图 3)在原理图中画好电路图 4)利用MENTOR-GRAPHICS-IPC-7351-LP-VIEWER查看元件的封装信息，用pad designer画焊盘 ，用pcb editor画元件的封装（对照LP_VIEWER），（也可以使用package wizard） 5）在原理图中为元件添加封装信息（键入） 6）Drc检查 7）生成网表 2.Pcb 1）设置板框(route—keep-in，outline，package-keep-in)，层数，安装孔 2）导入netlist 3）布局 4）设置约束规则 5）划分电源层（多层板需要） 6）布线 7）铺铜 8）Drc check 9）调整丝印 10）设置钻孔参数并生成钻孔表 11）出光绘文件 12）整理art，drl，rou，art_param.txt，nc_param.txt交给工厂 一．原理图 1 ．建立工程 与 其他 绘图软件一样，OrCAD以Project来管理各种 设计 文件。点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用Design Entry CIS，点击Ok进入Capture CIS。接下来是 File--New--Project ，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。 2 ．绘制原理图 新建工程后打开的是默认的原理图文件

【推荐】2019 Java 开发者跳槽指南.pdf(吐血整理) >>> library characterization，简称k库，意为特征参数提取，一般用于提取stand cell，io，ip，memory等的timing和power信息，常用工具为cadence家的liberate（以及提取lvf信息的variety，用于memory的liberate_mx），以及synopsys家siliconsmart。 c家的liberate市场占用率更高，以此为例说明。 提升k库速度的关键是提升并行度，liberate提升并行度的主要方法是采用packet_client模式（默认是arc_packet，就是基于arc做任务划分），其模式如下图所示。主的liberate启动后，通过bsub的方式将辅的liberate投递出去，每个辅的liberate可以启动多进程，每个liberate进程会起一个spectre来做仿真，而spectre本身还可以采用多线程提高并行度。 跟仿真并行度相关的设置有： 1. set_var packet_clients <NUM> 2. char_library -thread <NUM> 3. set_var extsim_cmd_option "+mt=<NUM> ***" 简单说明一下这几个参数。 #1， packet

Ubuntu系统cadence设计软件安装 一、配置 第一步安装操作命令 打开终端（鼠标右键选择打开终端或Ctrl+alt+t打开） 依次输入以下命令（安装需要的操作命令解析器） 1、sudo apt-get install ksh 2、sudo apt-get install csh 3、sudo apt-get install openjdk-8-jre openjdk-8-jdk 4、sudo apt-get install xterm 5、sudo apt-get install libncursesw5-dev 6、sudo apt-get install libxtst6:i386 7、sudo apt-get install libxi6:i386 依次输完以上命令可用命令：java -version检查是否安装成功，安装成功如下显示: 第二步执行命令sudo gedit /etc/profile打开profile配置文件，在最后加上如下路径： 加完保存，执行命令: source /etc/profile 使配置文件生效。 第三步建立Cadence软件依赖库和目录的链接，依次输入以下命令： 1、sudo ln -s /usr/bin/mawk /bin/awk ##把awk链接到 /bin 目录 2、sudo ln -s /usr/bin/basename /bin

　　EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的 最新成果，进行电子产品的自动设计。利用EDA工具，可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。 　　 　　EDA常用软件 　　EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：protel、MentorPADS、OrCAD、Mentor WG、Mentor EN、allegro、EWB、PSPICE、 Synopsys等等。按主要功能或主要应用场合，大致可分为电路设 计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件。 　　电子电路设计与仿真工具 　　电子电路设计与仿真工具包括： 　　SPICE/PSPICE、EWB、Matlab、SystemView、Multisim、MMICAD等。下面简单介绍前三个软件。 　　1)SPICE：由美国加州大学推出的电路分析仿真软件，现在用得较多的是PSPICE6.2，在同类产品中是功能最为强大的模拟和数字电路混合仿真 EDA软件，它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无 论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果