sram

ISSI IS62WV51216ALL/IS62WV51216BLL是高速8M位静态RAM，组织为512K字乘16位。它是使用ISSI的高性能CMOS技术制造的。这种高度可靠的工艺加上创新的电路设计技术，可生产出高性能和低功耗的设备。 当CS1为HIGH（取消选择）或CS2为LOW（取消选择）或CS1为LOW，CS2为HIGH且LB和UB均为HIGH时，器件将处于待机模式，在该模式下，可通过CMOS输入降低功耗水平。 使用芯片使能和输出使能输入可轻松扩展存储器。激活的LOW Write Enable（WE）控制存储器的写入和读取。数据字节允许访问高字节（UB）和低字节（LB）。 IS62WV51216ALL和IS62WV51216BLL封装在JEDEC标准的48引脚迷你BGA（7.2mmx8.7mm）和44引脚TSOP（TYPE II）中。 SRAM芯片 型号IS62WV51216，管脚图如下： IS62WV51216的管脚总的来说大致分为：电源线、地线、地址线、数据线、片选线、写使能端、读使能端和数据掩码信号线。 特征 •高速访问时间：45ns，55ns •CMOS低功耗运行 –36mW（典型值）运行 –12µW（典型值）CMOS待机 •TTL兼容接口级别 •单电源 –1.65V--2.2V VDD（62WV51216ALL） –2.5V--3.6V VDD

　　谈到内存，我们都会想到PC，对于单片机或者arm来说也是存在内存的，简单的理解是：内存嘛……就是存放东西的地方，只不过这个东西是数据而已，好了，还是把重点放在mcu上面，对于一款mcu来说，在性能描述的时候都会告诉sram，flash的容量大小，对于初学者来说，也不会去考虑和理会这些东西，拿到东西就只用。其实不然，这些量都是十分重要的，仔细想想，代码为什么可以运行，代码量是多少，定义的int、short等等类型的变量究竟是怎么分配和存储的，这些问题都和内存有关系。 　　首先单片机的内存可以大小分为ram和rom，这里就不再解释ram和rom的区别了，我们可以将其等效为flash和sram，其中根据flash和sram的定义可得，flash里面的数据掉电可保存，sram中的并不可以，但是sram的执行速度要快于flash，可以将单片机的程序分为code(代码存储区)、RO-data(只读数据存储区)、RW-data(读写数据存储区)和ZI-data(零初始化数据区)。在MDK编译器下可以观察到在代码中这4个量的值，如下图1所示： 图1： 图2： 　　其中code和RO-data存储在flash中，所以两者之和为单片机中flash需要分配给它们的空间大小(并且等于代码所生成的.bin文件大小)，另外RW-data和ZI-data存储在sram中

基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器，因为这种存储器结构非常适合主流的CMOS工艺流程，不需要增添任何额外的工艺步骤。 如图1a中所示的那样，基本交织耦合锁存器和有源负载单元组成了6T存储单元，这种单元可以用于容量从数位到几兆位的存储器阵列。 经过精心设计的这种存储器阵列可以满足许多不同的性能要求，具体要求取决于设计师是否选用针对高性能或低功率优化过的CMOS工艺。高性能工艺生产的 SRAM 块的存取时间在130nm工艺时可以轻松低于5ns，而低功率工艺生产的存储器块的存取时间一-般要大于10ns。 存储单元的静态特性使所需的辅助电路很少，只需要地址译码和使能信号就可以设计出解码器、检测电路和时序电路。 随着一代代更先进工艺节点的发展，器件的特征尺寸越来越小，使用传统六晶体管存储单元制造的静态RAM可以提供越来越短的存取时间和越来越小的单元尺寸，但漏电流和对软故障的敏感性却呈上升趋势，设计师必须增加额外电路来减小漏电流，并提供故障检测和纠正机制来“擦除”存储器的软故障。 图1a：典型的六晶体管静态RAM存储单元。图1b：典型的单晶体管/单电容动态存储器存储单元。 当前6TSoCRAM单元的局限性 然而，用来组成锁存器和高性能负载的六晶体管导致6T单元尺寸很大

当前有两个不同系列的 异步SRAM ：快速SRAM(支持高速存取)和低功耗SRAM(低功耗)。从技术角度看来，这种权衡是合理的。在低功耗SRAM中，通过采用特殊栅诱导漏极泄漏(GIDL)控制技术控制待机电流来控制待机功耗。这些技术需要在上拉或下拉路径中添加额外的晶体管，因此会加剧存取延迟，而且在此过程中会延长存取时间。在快速SRAM中，存取时间占首要地位，因此不能使用这些技术。此外要减少传播延迟，需要增大芯片尺寸。芯片尺寸增大会增大漏电流，从而增加整体待机功耗。 微控制器很久以前就有了深度睡眠工作模式。这种工作模式有助于为大部分时间都处于待机状态下的应用省电。该控制器可在正常工作中全速运行，但事后则进入低功耗模式，以便节省电源。使所连接的SRAM也具有类似的工作模式很重要。具有深度睡眠工作模式[5]的异步快速SRAM是这类应用的理想选择。这种SRAM芯片有一个附加输入引脚，有助于用户在不同的工作模式(正常、待机和深度睡眠)间切换。因此可在不影响性能的情况下管理低功耗。 到目前位置的典型SRAM应用接受这种权衡：电池供电应用使用低功耗 SRAM (降低性能)，有线工业高性能应用则使用快速SRAM。不过对于物联网及其它众多高级应用来说，这种权衡不再适用。主要原因是对于大部分这些应用而言，不仅高性能很重要，同时还必须限制待机功耗，因为这些应用大多采用电池供电工作。非常幸运的是

SRAM即静态随机存取存储器。它是具有静止存取功能的内存，不需要刷新电路便能保存它内部存储的数据。在工业与科学用的很多子系统，汽车电子等等都用到了SRAM。现代设备中很多都嵌入了几千字节的SRAM。实际上几乎所有实现了电子用户界面的现代设备都可能用上了SRAM，如数码相机、手机、音响合成器等往往用了几兆字节的SRAM。 实时信号处理电路往往使用双口的SRAM。下面介绍一下关于静态存储SRAM芯片的设计 一个SRAM基本单元有0和1两个电平稳定状态。 SRAM基本单元主要由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器的输出状态的锁定、保存，即存储了1个位元的状态。 除了6管的SRAM，其他SRAM还有8管、10管甚至每个位元使用更多的晶体管的实现。 这可用于实现多端口（port）的读写访问，如显存或者寄存器堆的多口SRAM电路的实现。 一般说来每个基本单元用的晶体管数量越少，其占用面积就越小。由于硅芯片的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅芯片上就可以制造更多的位元存储，每位元存储的成本就越低。 内存基本单元使用少于6个晶体管是可能的— 如3管甚至单管，但单管存储单元是DRAM，不是SRAM。 访问SRAM时，字线加高电平

外部SRAM注意事项 为使外部SRAM器件达到出最佳性能，建议遵循以下原则： 使用与连接的主系统控制器的接口数据带宽相同的SRAM。 如果管脚使用或板上空间的限制高于系统性能要求，可以使用较连接的控制器的数据带宽小一些的SRAM设备，以便减少管脚数量并减少PCB板上可能的存储器数量。然而这种变化将导致降低SRAM接口的性能。 外部 SRAM 的种类外部SRAM的种类 有多种SRAM器件可供选择。最常见的种类如下： 异步SRAM – 由于其不依靠时钟，所以是最慢的一种SRAM。 同步sram（***AM）– 同步SRAM运行同步于一个时钟信号 。同步SRAM的速度比异步SRAM的要快，但是也更昂贵。 伪SRAM – 伪SRAM（PSRAM）是指具有***AM接口的动态RAM（DRAM） 零总线周转时间SRAM –零总线周转时间SRAM（ZBT SRAM）从读到写的转换需要零个时钟周期，这使得它的反应时间很短。ZBT SRAM通常需要一个专用的控制器使其低反应时间的优势发挥出来。 来源： 51CTO 作者： 英尚微电子 链接： https://blog.51cto.com/14618340/2471591

ROM和RAM指的都是半导体存储器，ROM是Read Only Memory的缩写，RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。 RAM有两大类，一种称为静态RAM(Static RAM/SRAM)，SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。另一种称为动态。 RAM(Dynamic RAM/DRAM)，DRAM保留数据的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。 DRAM分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDR RAM、RDRAM、SGRAM以及WRAM等，这里介绍其中的一种DDR RAM。 DDR RAM(Date-Rate RAM)也称作DDR SDRAM，这种改进型的RAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。这是目前电脑中用得最多的内存，而且它有着成本优势，事实上击败了Intel的另外一种内存标准-Rambus DRAM。在很多高端的显卡上，也配备了高速DDR

SDRAM SDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。目前的168线64bit带宽内存基本上都采用SDRAM芯片，工作电压3.3V电压，存取速度高达7.5ns，而EDO内存最快为15ns。并将RAM与CPU以相同时钟频率控制，使RAM与CPU外频同步，取消等待时间,所以其传输速率比EDO DRAM更快。 SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM. 第一代与第二代SDRAM均采用单端（Single-Ended）时钟信号,第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。 SDR SDRAM的时钟频率就是数据存储的频率，第一代内存用时钟频率命名，如pc100，pc133则表明时钟信号为100或133MHz，数据读写速率也为100或133MHz。 之后的第二，三，四代DDR（Double Data Rate）内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC

目录 一、SRAM介绍 二、STM32F103系列的FSMC模块 三、初始化配置及数据访问 四、使全局变量定义在外部SRAM中的方法 五、参考文章及资料 一、SRAM介绍 SRAM（ S tatic R andom- A ccess M emory）即静态随机存取存储器，所谓“静态”是指这种存储器只要保持通电，里面存储的数据就可以一直保持，但是掉电之后就会丢失。与DRAM（动态随机存取存储器）相比它不需要周期性的刷新里面的数据，操作简单，速度更快，但是更加的昂贵，集成度不如DRAM高。 本文使用的SRAM型号为 IS62WV51216，是 ISSI（Integrated Silicon Solution, Inc）公司生产的一颗16位宽 1M字节容量的CMOS静态内存芯片。 SRAM芯片（IS62WV51216） IS62WV51216引脚图 IS62WV51216引脚描述 地址线A0到A18寻址空间是512K，因为数据宽度为16位即两个字节，所以512K*2Byte = 1MB容量。LB和UB的功能是控制高低字节的数据有效性，真值表如下： 真值表 二、STM32F103系列的FSMC模块 FSMC（Flexible Static Memory Controller）即可变静态存储控制器，通俗的来说是STM32的一个强大的总线控制模块，它将AHB传输信号转换到适当的外部设备协议

　　首先，来做一个简单的实验，利用DMA来实现on-chip-memory和SRAM之间的传输，同时也在做一个关于SRAM不同地址之间的传输。 一、硬件设计 　　1、首先设计自己的SOPC结构，包括CPU、jtag_uart、sram、sysid、onchip-memory，时钟就用50M即可。都不需要任何的设置。如下图所示： 　　2、对于QuartusII上顶层文件就不需要有什么可讲的，主要代码如下。 1 Reset_Delay delay1 (.iRST(KEY[0]),.iCLK(CLOCK_50),.oRESET(CPU_RESET)); 2 3 dma_system u0 ( 4 // 1) global signals: 5 .clk_0(CLOCK_50), 6 .reset_n(CPU_RESET), 7 8 // the_sram_0 9 .SRAM_ADDR_from_the_sram_0(SRAM_ADDR),10 .SRAM_CE_N_from_the_sram_0(SRAM_CE_N),11 .SRAM_DQ_to_and_from_the_sram_0(SRAM_DQ),12 .SRAM_LB_N_from_the_sram_0(SRAM_LB_N),13 .SRAM_OE_N_from_the_sram_0(SRAM_OE_N),14 .SRAM_UB