地址总线

1.1 I2C总线知识 1.1.1 I2C总线物理拓扑结构 I2C总线在物理连接上非常简单，分别由SDA(串行数据线)和SCL(串行时钟线)及上拉电阻组成。通信原理是通过对SCL和SDA线高低电平时序的控制，来产生I2C总线协议所需要的信号进行数据的传递。在总线空闲状态时，这两根线一般被上面所接的上拉电阻拉高，保持着高电平。 1.1.2 I2C总线特征 I2C总线上的每一个设备都可以作为主设备或者从设备，而且每一个设备都会对应一个唯一的地址(可以从I2C器件的数据手册得知)，主从设备之间就通过这个地址来确定与哪个器件进行通信，在通常的应用中，我们把CPU带I2C总线接口的模块作为主设备，把挂接在总线上的其他设备都作为从设备。 I2C总线上可挂接的设备数量受总线的最大电容400pF 限制，如果所挂接的是相同型号的器件，则还受器件地址位的限制。 I2C总线数据传输速率在标准模式下可达100kbit/s，快速模式下可达400kbit/s，高速模式下可达3.4Mbit/s。一般通过I2C总线接口可编程时钟来实现传输速率的调整，同时也跟所接的上拉电阻的阻值有关。 I2C总线上的主设备与从设备之间以字节(8位)为单位进行双向的数据传输。 1.1.3 I2C总线协议 I2C协议规定，总线上数据的传输必须以一个起始信号作为开始条件，以一个结束信号作为传输的停止条件。起始和结束信号总是由主设备产生

1.概述： 系统管理总线是一种两线制接口。它基于I2C 总线原理演变而来，可以认为是简化版的I2C总线。 SMBus最初 是 应用到 智能电池 ，如电池充电器和一个微控制器 。其 提供一个系统和电源管理相关的任务控制总线。如今，SMBus总线可以连接的设备类型更多样化，包括与电源相关的设备，系统的传感器，EEPROM的容量等设备的信息通信。 SMBus体现在OSI模型的下三层：物理，数据链路，网络。物理层定义了了SMBus的电气特性；数据链路层部分规范化位、字节的数据传输，仲裁和时钟信号；网络层处理处理SMBus地址解析协议和总线数据传输协议。 2.通用特性： 1）物理层： DC特性： AC特性： 2）数据链路层： 按通用思想，使用电平的高低代表逻辑的0和1： 数据有效性：数据必须在时钟的高电平周期保持稳定，数据的状态只能在时钟低电平的情况下才能改变； 开始和停止条件（与I2C相同）： 在SMBCLK 线是高电平时，SMBDAT 线从高电平向低电平切换，表示数据传输开始； 当SMBCLK 线是高电平时，SMBDAT 线由低电平向高电平切换，表示数据传输停止； 总线空闲： SMBCLK 和SMBDAT 线都处于高电平期间,总线空闲。 数据传输： 数据传输以字节为单位，传输的字节数量不限，但是每个字节后必须紧跟一个ACK响应。 首先传输的是数据的最高位MSB。

1. I/O设备的编址方式通常有___ 统一编址 __和_ 独立编址 __两种方式。 P145 2．Cache是一种高速缓冲存储器，是为了解决____CPU____和___主存____之间速度不匹配而采用的一项重要技术 。 P124 3．在计算机系统中， I/O 设备与主机传递消息的控制方 式除了 程序查询方式、程序中断方式 ( 硬件方式 ) 外，还有_ _DMA__ 方式、 __ 通道 _ 方式、 __I/O 处理机 _ _方式（ 软件方式 ）。 P148 1． I/O设备的编址方式通常有___ 统一编址 __和_ 独立编址 __两种方式。 P145 4．动态随机存储器常见的刷新方式有___集中式__刷新、__分散式__刷新、_异步式___刷新三种。 P109 5．直接寻址方式中，指令的地址码部分直接给出操作数在内存中的 真实地址 EA （有效地址） ，在执行阶段只需要__ __1 ____次访存即可得到操作数。 P178 6．RISC称为 ___精简指令系统计算机 ，与其对应的是___ CISC ，即复杂指令系统计算机 。 P189 7．用二进制代码0、1表示的计算机语言称为___ _ 机器语言 ______，用助记符编写并增加了指示性指令的计算机语言称为____ 汇编语言 ____。 8．CPU从主存取出一条指令并执行该指令所需的全部时间叫做__ _ 指令周期 _。 P203

为了顺利过渡到库开发，在STM32编程的开始，我们对照51点亮一个LED的方法，给大家演示一下STM32如何用操作寄存器的方法点亮一个LED，然后再慢慢讲解到底什么是库，让大家知道库跟寄存器的关系。 1. 用51点亮一个LED 　　在用STM32点亮一个LED之前，我们先来复习下用51如何点亮一个LED。 硬件上我们假设51单片机的P0口的第0位接了一个LED，负逻辑亮。如果我们要点亮这个LED，代码上我们会这么写： P0 = 0XFE;//总线操作点亮 LED 这时候我们就把LED点亮了，如果要关掉LED ，则是： P0 = 0XFF;//总线操作关闭 LED 这里面我们用的是总线操作的方法，即是对P0口的8个IO同时操作，但起作用的只是P0^0。 除了这种总线操作的方法，我们还学习过位操作，利用51编译器的关键字sbit，我们可以定义一个位变量： sbit LED = P0^0; 那么LED = 0，就点亮了LED； LED = 1，就关闭了 LED。 为了让程序看起来见名知义，我们定义两个宏： #define ON 0 #define OFF 1 点亮和关闭LED的代码就变成了： LED = ON;//位操作点亮LED LED = OFF;//位操作关闭LED 稍微整理一下代码，整体效果就是： //假设51单片机的PO~0口接LED，负逻辑点亮 #define ON 0

转自： http://www.cnblogs.com/lfsblack/archive/2012/09/14/2685783.html IIC设备是一种通过IIC总线连接的设备，由于其简单性，被广泛引用于电子系统中。在现代电子系统中，有很多的IIC设备需要进行相互之间通信 IIC总线是由PHILIPS公司开发的两线式串行总线，用于连接微处理器和外部IIC设备。IIC设备产生于20世纪80年代，最初专用与音频和视频设备，现在在各种电子设备中都广泛应用 IIC总线有两条总线线路，一条是串行数据线（SDA），一条是串行时钟线（SCL）。SDA负责数据传输，SCL负责数据传输的时钟同步。IIC设备通过这两条总线连接到处理器的IIC总线控制器上。一种典型的设备连接如图： 与其他总线相比，IIC总线有很多重要的特点。在选择一种设备来完成特定功能时，这些特点是选择IIC设备的重要依据。 主要特点： 1，每一个连接到总线的设备都可以通过唯一的设备地址单独访问 2，串行的8位双向数据传输，位速率在标准模式下可达到100kb/s;快速模式下可以达到400kb/s;告诉模式下可以达到3.4Mb/s 3，总线长度最长7.6m左右 4，片上滤波器可以增加抗干扰能力，保证数据的完成传输 5，连接到一条IIC总线上的设备数量只受到最大电容400pF的限制 6，它是一个多主机系统

一、摘要 　　DE2_TV中，有关于寄存器的配置的部分，采用的方法是通过IIC的功能，这里对IIC总线的FPGA实现做个说明。 二、实验平台 　　软件平台：ModelSim-Altera 6.4a (Quartus II 9.0) 　　硬件平台：DIY_DE2 三、实验原理 1、 IIC 总线器件工作原理 　　在IIC总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号变为低电平，将使SCL线上所有器件开始并保护低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不影响SCL线的状态，这些器件将进入高电平等待的状态。 　　当所有器件的时钟信号都变为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期最长的器件决定，而时钟高电平时间由时钟高电平期最短的器件决定。 　　IIC总线上数据的传输速率在标准模式下可达100kbit/s 在快速模式下可达400kbit/s 在高速模式下可达3.4Mbit/s ，连接到总线的接口数量只由总线电容是400pF 的限制决定。 2、IIC 总线的传输协议与数据传送时序 （1）起始和停止条件

IIC简介： IIC 即Inter-Integrated Circuit(集成电路总线），这种 总线 类型是由 飞利浦 半导体公司在八十年代初设计出来的，主要是用来连接整体电路( ICS ) ，IIC是一种多向 控制总线 ，也就是说多个芯片可以连接到同一 总线结构 下，同时每个芯片都可以作为实时数据传输的控制源。这种方式简化了信号传输 总线 接口。 IIC的主要构成只有两个双向的信号线，一个是数据线SDA,一个是时钟线SCL。 IIC主要特点： 具有多机功能，该模块既可以做主设备也可以做为从设备 IIC主设备功能，主要产生时钟，产生起始信号和停止信号 IIC从设备功能，可编程的IIC地址检测，停止位检测 支持不同速率的通讯速度，标准速度(最高速度100kHZ),快速（最高400kHZ） IIC通信过程： 主模式时，IIC的接口启动数据传输并且产生时钟信号。串行数据传输总是以其实条件开始并以停止条件借宿。起始条件和停止条件都是在主模式下由软件产生控制的。 从模式时，IIC接口能识别它自己的地址（7位或者10位）和在数据总线广播的地址（好比每个人都有不同的身份ID，叫到哪个哪个就发生应答），同时软件能够控制开启或者禁止广播呼叫地址的识别。 数据和地址按照8位每个字节来传输，高位在前。跟在起始条件后的1或者2个字节是地址（7位模式为1个自己，10位模式为2个字节）。地址只能主模式发送

（一）AHB 总线的架构 总线周期 ：就是总线时钟的频率，对于AMBA AHB 或者APB 协议总线周期定义为从一个上升沿到临界的上升沿的变化区间。 总线传输 ：AHB 总线传输是数据目标的读写操作，可能会持续一个或者多个总线周期，而总线的传输在收到从机的ready信号终止，总线位宽为8、16、32、64、128bits。 猝发传输 ：定义了一个或多个数据传输，由主线总机发起，在地址空间增加时，每次传输增加的步长，由总线传输的大小决定。 （二）AHB总线特点 高速总线，高性能 流水线操作 支持多个总线主设备（最多16个） 支持single、burst传输 总线位宽8、16、32、64、128bits 上升沿触发 （三）AHB总线结构 （1）AHB主设备（master） 初始化一次读/写操作 某一时刻只允许一个主设备使用总线 uP、DMA、DSP、LCDC （2）AHB从设备（slave） 响应一次读/写操作 外部存储器控制器EMI、APB bridge （3）AHB仲裁器（arbiter） 允许某一个主设备控制总线（没有定义仲裁算法） （4）AHB译码器 通过地址译码来决定选择哪一个从设备 （四）AHB总线信号 HCLK/HRESETn（时钟与复位信号） HSEL（指明当前被访问的从设备，来自译码器） HADDR[31:0] (32位系统地址总线) HWDATA[31:0]

ARM架构简析 1，ARM概述 现在大家讲的ARM的概念实际上是很模糊的，他可能指的是一类芯片，或者指的是ARM公司，亦或者是精简指令集，还是千万人手中的饭碗。下面引用一段关于百度百科关于ARM的准确描述 ARM架构，曾称进阶精简指令集机器（Advanced RISC Machine）更早称作Acorn RISC Machine，是一个32位精简指令集（RISC）处理器架构。还有基于ARM设计的派生产品，重要产品包括Marvell的XScale架构和德州仪器的OMAP系列。 ARM家族占比所有32位嵌入式处理器的75%，成为占全世界最多数的32位架构。 在1980年代晚期，苹果电脑开始与Acorn合作开发新版的ARM核心，由于这专案非常重要，Acorn甚至于1990年将设计团队另组成一间名为安谋国际科技（Advanced RISC Machines Ltd.）的新公司。也基于这原因，使得ARM有时候反而称作Advanced RISC Machine而不是Acorn RISC Machine。由于其母公司ARM Holdings plc于1998年的伦敦交易市场和NASDAQ挂牌上市[1]，使得Advanced RISC Machines成了ARM Ltd旗下拥有的产品。 这个专案到后来进入了ARM6，首版的式样在1991年释出，然后苹果电脑使用ARM6架构的ARM

I/O 系统基本概念 I/O 系统中的几个基本概念如下： 外部设备。包括输入/输出设备及通过输入。输出接口才能访问的外存储结构。 接口。在各个外设与主机之间传输数据时进行各种协调工作的逻辑部件。协调包括传输过程中速度的匹配、电平和格式转换等。 输入设备，用于向计算机系统输入命令和文本、数据等信息的部件。键盘和鼠标是最基本的输入设备。 输出设备。用于将计算机系统中的信息输出到计算机外部进行显示、交换等的部件。显示器和打印机是最基本的输出设备。 外存设备。指除计算机内存及 CPU 缓存等外的存储器。硬磁盘、光盘等是最基本的外存设备。 一般来说，I/O 系统由 I/O 软件和 I/O 硬件两部分构成： I/O 软件。包括驱动程序、用户程序、管理程序、升级补丁等。通常采用 I/O 指令和通道指令实现 CPU 与 I/O 设备的信息交换。 I/O 硬件。包括外部设备、设备控制器和接口、I/O 总线等。通过设备控制器来控制 I/O 设备的具体动作：通过 I/O 接口与主机（总线）相连。 在输入/输出系统中，经常需要进行大量的数据传输，而传输过程中有各种不同的 I/O 控制方式，基本的控制方式有以下 4 种： 程序查询方式。由 CPU 通过程序不断查询 I/O 设备是否已经做好准备，从而控制 I/O 设备与主机交换信息。 程序中断方式。只在 I/O 设备准备就绪并向 CPU