计算机组成原理复习题二

原文地址：https://wenku.baidu.com/view/935be3d1c1c708a1284a4446

一、选择题

1、在间址周期中，_C_____。

A．所有指令的间址操作都是相同的；

B．凡是存储器间接寻址的指令，它们的操作都是相同的；

C．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；

D．以上都不对。

2、将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为_C_____。

A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制

3、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是____A_。

A.-215 ~ +（215 -1） B.-（215 –1）~ +（215 –1）

C.-（215 + 1）~ +215 D.-215 ~ +215

4、根据传送信息的种类不同，系统总线分为___B___。

A. 地址线和数据线 B. 地址线、数据线和控制线

C. 地址线、数据线和响应线 D. 数据线和控制线

5、外存储器与内存储器相比，外存储器__B____。

A.速度快，容量大，成本高 B.速度慢，容量大，成本低

C.速度快，容量小，成本高 D.速度慢，容量大，成本高

一个256K×8的存储器，其地址线和数据线总和为___C___。

注解：256=2的8次方,所以地址线为8,256K*8,故后面乘的8是其数据线

A.16 B.18 C.26 D.20

7、在单总线结构的CPU中，连接在总线上的多个部件___B___。

A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；

B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；

C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；

D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。

8、设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是__B____。

A．16MB B．16M C．32M D. 32MB

9、指令周期是指__C____。

A.CPU从主存取出一条指令的时间 B.CPU执行一条指令的时间

C.CPU从主存取出一条指令加上CPU执行这条指令的时间 D.时钟周期时间

10、下列数中最小的数为____A__。

A.（101001）2 B.（52）8 C.（2B）16 D.（44）10

11、现代计算机系统中的存贮器系统一般是指__D____。

A.RAM存贮器 B.ROM存贮器 C.主存贮器 D.Cache、主存贮器和外存贮器

12、设X= —0.1011，则[-X]补为____C__。

A.0.1011 B.1.0100 C.1.0101 D.1.1001

13、运算器的主要功能是进行___B___。

A. 算术运算 B. 算术运算与逻辑运算

C. 逻辑运算与初等函数运算 D. 算术运算、逻辑运算和初等函数运算

14、在程序的执行过程中，Cache与主存的地址映射是由__C____。

A．操作系统来管理的 B．程序员调度的

C．由硬件自动完成的 D．用户软件完成

15、CPU中的译码器主要用于____B__ 。

A．地址译码 B．指令译码

C．选择多路数据至ALU D．数据译码

16、在浮点机中，判断补码规格化形式的原则是____A__。

A．尾数的符号位与第一数位不同 B．尾数的第一数位为1，数符任意

C．尾数的符号位与第一数位相同 D．阶符与数符不同

17、存储字长是指___B___。

A．存放在一个存储单元中的二进制代码组合 B．存放在一个存储单元中的二进制代码位数

C．存储单元的个数 D．机器指令的位数

18、存放欲执行指令的寄存器是___D___。

A．MAR B．PC C．MDR D．IR

19、计算机中表示地址时，采用__D____ 。

A．原码 B．补码 C．反码 D．无符号数

20、CPU响应中断的时间是__C____。

A．中断源提出请求 B．取指周期结束

C．执行周期结束 D．间址周期结束

21、主存和CPU之间增加高速缓冲存储器的目的是____A__。

A．解决CPU和主存之间的速度匹配问题 B．扩大主存容量

C．既扩大主存容量，又提高了存取速度 D．扩大辅存容量。

22、指令寄存器的位数取决于___B___。

A．存储器的容量 B．指令字长 C．机器字长 D．存储字长

23、存储周期是指___C___。

A．存储器的写入时间

B．存储器进行连续写操作允许的最短间隔时间

C．存储器进行连续读或写操作所允许的最短间隔时间

D．指令执行时间

24、为了便于实现多级中断，保存现场信息最有效的方法是采用____B__。

A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存

25、总线通信中的同步控制是__B____。

A．只适合于CPU控制的方式 B．由统一时序控制的方式

C．只适合于外围设备控制的方式 D．只适合于主存

26、下列数中最小的是___D__。

A. （10010011）2 B. （92）16 C. （227）8 D. （143）10

27、某机字长16位，其中1位符号位，15位表示尾数，若用定点小数表示，最小负小数为__B____。

A. –（1-2-14） B. –（1-2-15） C. – (1-2-16） D. – (215-1)

28、设寄存器位数为8位，机器采用补码形式（含一位符号位）。对应于十进制数-38，

寄存器内为____C__。

A. (B8)16 B. (A6)16 C. (DA)16 D. (C8)16

29、指令寄存器的作用是_B____。

A. 保存当前指令的地址 B. 保存当前正在执行的指令

C. 保存下一条指令 D. 保存上一条指令

30、 EPROM是指__B____。

A. 随机读写存储器 B. 光擦可编程的只读存储器

C. 电檫可编程的只读存储器 D. 只读存储器

31、指令系统中采用不同寻址方式的目的主要是___D___。

A.可直接访问外存 B.提供扩展操作码并降低指令译码难度

C.实现存储程序和程序控制 D.缩短指令长度，扩大寻址空间，提高编程灵活性

32、下列关于微操作的描述正确的是____A__。

A.同一CPU周期中，可以并行执行的微操作叫相容性微操作

B.同一CPU周期中，不可以并行执行的微操作叫相容性微操作

C.同一CPU周期中，可以并行执行的微操作叫相斥性微操作

D.在不同的CPU周期，可以并行执行的微操作叫相斥性微操作

33、一个16K×32位的存储器，其地址线和数据线的总和是__B____。

A.48 B.46 C.36 D.32

34、中断向量可提供___C___。

A．被选中设备的地址 B．传送数据的起始地址

C．中断服务程序入口地址 D．主程序的断点地址

35、在以DMA方式传送数据过程中，由于没有破坏__B____的内容，所以一旦数据传送完毕，主机可以立即返回原程序。

A. 寄存器 B. 程序计数器和寄存器

C. 指令寄存器 D. 非以上答案

36、直接寻址的无条件转移指令功能是将指令中的地址码送入____A__。

A．PC B．地址寄存器 C．累加器 D．ALU

37、__D____表示法主要用于表示浮点数中的阶码。

A. 原码 B. 补码 C. 反码 D. 移码

38、周期挪用（窃取）方式常用于__B__中。

A. 直接程序传送方式的输入/输出 B. 直接内存存取方式的输入/输出

C. 程序中断方式的输入/输出 D. CPU的某寄存器与存储器之间的直接程序传送

39、计算机问世至今，不管怎样更新，依然保持“存储程序”的概念，最早提出这种概念的是___C___。

A. 帕斯卡 B. 巴贝奇 C. 冯·诺依曼 D. 贝尔

40、四片74181ALU和一片74182CLA器件相配合，具有___B___传递功能。

A. 行波进位 B. 组内行波进位，组间先行进位

C. 组内先行进位，组间先行进位 D. 组内先行进位，组间行波进位

41、某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为__D____。

A. 64，16 B. 16，64 C. 64，8 D. 16，16

42、以下叙述中错误的是__B____。

A．指令周期的第一个操作是取指令；

B．为了进行取指令操作，控制器需要得到相应的指令；

C．取指令操作是控制器自动进行的；

D．指令第一字节含操作码。

43、指出下面描述汇编语言特性的句子中概念上正确的句子__A____。

A.对程序员的训练要求来说，需要硬件知识

B.汇编语言对机器的依赖性低

C.用汇编语言编制程序的难度比高级语言小

D.汇编语言编写的程序执行速度比高级语言慢

45、一个16K×32位的存储器，其地址线和数据线的总和是___B___。

A．48；

B．46；

C．36；

D．32．

46、以下叙述__A____是错误的。

A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；

B．DMA和CPU必须分时使用总线；

C．DMA的数据传送不需CPU控制；

D．DMA中有中断机制。

47、__C____可区分存储单元中存放的是指令还是数据。

A．存储器；

B．运算器；

C．控制器；

D．用户。

48、某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是__B____。

A．128K；

B．64K；

C．64KB；

D．128KB。

49、在整数定点机中，下述第__B____种说法是正确的。

A．原码和反码不能表示 -1，补码可以表示 -1；

B．三种机器数均可表示 -1；

C．三种机器数均可表示 -1，且三种机器数的表示范围相同；

D．三种机器数均不可表示 -1。

50、变址寻址方式中，操作数的有效地址是___C__。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．以上都不对。

51、向量中断是__C____。

A．外设提出中断；

B．由硬件形成中断服务程序入口地址；

C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

D．以上都不对。

52、一个节拍信号的宽度是指__C____。

A．指令周期；

B．机器周期；

C．时钟周期；

D．存储周期。

66、直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是____C__。

A．直接、立即、间接；

B．直接、间接、立即；

C．立即、直接、间接；

D．立即、间接、直接。

68、在独立请求方式下，若有N个设备，则__B____。

A．有一个总线请求信号和一个总线响应信号；

B．有N个总线请求信号和N个总线响应信号；

C．有一个总线请求信号和N个总线响应信号；

D．有N个总线请求信号和一个总线响应信号。

69、下述说法中__C_是正确的。

A．半导体RAM信息可读可写，且断电后仍能保持记忆；

B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；

C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。

70、同步通信之所以比异步通信具有较高的传输频率是因为____D__。

A.同步通信不需要应答信号且总线长度较短

B.同步通信用一个公共的时钟信号进行同步

C.同步通信中，各部件存取时间较接近

D.以上各项因素的综合结果

71、下面对计算机总线的描述中，确切完备的概念是___D___。

A.地址信息、数据信息不能同时出现

B.地址信息与控制信息不能同时出现

C.数据信息与控制信息不能同时出现

D.两种信息源的代码不能在总线中同时传送

72、带有处理器的设备一般称为____A__设备。

A. 智能化 B. 自动化 C. 过程控制 D. 交互式

73、一条指令中包含的信息有 C 。

A．操作码、控制码；

B．操作码、向量地址；

C．操作码、地址码。

74、在各种异步通信方式中，__C____速度最快。

A．全互锁；

B．半互锁；

C．不互锁。

75、一个512KB的存储器，其地址线和数据线的总和是____。C 19+8=27

A．17；

B．19；

C．27。

76、在下列因素中，与Cache的命中率无关的是 C 。

A．Cache块的大小；

B．Cache的容量；

C．主存的存取时间。

77、在计数器定时查询方式下，若计数从0开始，则___A___。

A．设备号小的优先级高；

B．每个设备使用总线的机会相等；

C．设备号大的优先级高。

78、Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作 B 。

A．直接映象；

B．全相联映象；

C．组相联映象。

79、中断服务程序的最后一条指令是__C____。

A．转移指令；

B．出栈指令；

C．中断返回指令。

80、微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是__B____。

A．字段直接编码；

B．直接编码；

C．混合编码。

81、在取指令操作之后，程序计数器中存放的是___C___。

A．当前指令的地址；

B．程序中指令的数量；

C．下一条指令的地址。

82、以下叙述中_A_____是正确的。

A．RISC机一定采用流水技术；

B．采用流水技术的机器一定是RISC机；

C．CISC机一定不采用流水技术。

83、在一地址格式的指令中，下列 B 是正确的。

A．仅有一个操作数，其地址由指令的地址码提供；

B．可能有一个操作数，也可能有两个操作数；

C．一定有两个操作数，另一个是隐含的。

84、I/O采用不统一编址时，进行输入输出操作的指令是___C___。

A．控制指令；

B．访存指令；

C．输入输出指令。

85、 B 寻址便于处理数组问题。

A．间接寻址；

B．变址寻址；

C．相对寻址。

86、超标量技术是___B___。

A．缩短原来流水线的处理器周期；

B．在每个时钟周期内同时并发多条指令；

C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。

87、以下叙述中____B__是错误的。

A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；

B．所有指令的取指令操作都是相同的；

C．在指令长度相同的情况下，所有指令的取指操作都是相同的。

88、I/O与主机交换信息的方式中，中断方式的特点是__B____。

A．CPU与设备串行工作，传送与主程序串行工作；

B．CPU与设备并行工作，传送与主程序串行工作；

C．CPU与设备并行工作，传送与主程序并行工作。

89、用户与计算机通信的界面是___B___。

A．CPU；

B．外围设备；

C．应用程序；

D．系统程序。

90、零地址运算指令在指令格式中不给出操作数地址，它的操作数来自___C___。

A．立即数和栈顶；

B．暂存器；

C．栈顶和次栈顶；

D．程序计数器自动加+1。

91、主机与设备传送数据时，采用___A___，主机与设备是串行工作的。

A．程序查询方式；

B．中断方式；

C．DMA方式；

D．通道。

92、计算机中有关ALU的描述，__D____是正确的。

A．只做算术运算，不做逻辑运算；

B．只做加法；

C．能存放运算结果；

D．以上答案都不对。

93、所谓三总线结构的计算机是指__B____。

A．地址线、数据线和控制线三组传输线。

B．I/O总线、主存总统和 DMA总线三组传输线；

C．I/O总线、主存总线和系统总线三组传输线；

D．以上都不对。

94、集中式总线控制中，___A___方式对电路故障最敏感。

A．链式查询；

B．计数器定时查询；

C．独立请求；

D．总线式。

95、以下叙述___C___是正确的。

A．外部设备一旦发出中断请求，便立即得到CPU的响应；

B．外部设备一旦发出中断请求，CPU应立即响应；

C．中断方式一般用于处理随机出现的服务请求；

D．程序查询用于键盘中断。

96、下列___D___种说法有误差。

A．任何二进制整数都可用十进制表示；

B．任何二进制小数都可用十进制表示；

C．任何十进制整数都可用二进制表示；

D．任何十进制小数都可用二进制表示。

97、在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于___A___。

A．同步控制；

B．异步控制；

C．联合控制；

D．人工控制。

98、DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作___B___。

A．停止CPU访问主存；

B．周期挪用；

C．DMA与CPU交替访问；

D．DMA。

99、采用变址寻址可扩大寻址范围，且__C____。

A．变址寄存器内容由用户确定，在程序执行过程中不可变；

B．变址寄存器内容由操作系统确定，在程序执行过程中可变；

C．变址寄存器内容由用户确定，在程序执行过程中可变；

D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；

100、由编译程序将多条指令组合成一条指令，这种技术称做____C___。

A．超标量技术；

B．超流水线技术；

C．超长指令字技术；

D．超字长。

二、填空

1．计算机系统是一个硬件、软件组成的多级层次结构，它通常由A.____微指令_____级、B.____一般机器_____级、C._____操作系统____级、汇编语言级、高级语言级等组成，每一级上都能进行程序设计。

2．完成一条指令一般分为A.___取指______周期和B.___执行______周期，前者完成C.____取指令________操作，后者完成执行指令操作。

3．微指令分成水平型微指令和A.____垂直型___微指令两类，B.___水平型_____可同时执行若干个微操作，所以执行指令的速度比C._____垂直型微指令_____快。实现机器指令的微程序一般是存放在D.___控制存储器_______。

4．I/O的编址方式可分为A.____单独编址____和B.___与存储器统一编址______两大类，前者需有独立的I/O指令，后者可通过C.___访存______指令和设备交换信息。

5．动态RAM靠A.____电容存储电荷________的原理存储信息，因此一般在B.___2ms___时间内必须刷新一次，刷新与C.__行____址有关，该地址由刷新地址计数器给出。

6．虚拟存储器通常由 ___主存___和 _辅存_____两级存储系统组成。为了在一台特定的机器上执行程序，必须把 ____逻辑地址_____映射到这台机器主存储器的 ___物理地址____空间上，这个过程称为地址映射。

7．I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 中断方式 体现CPU与设备是串行工作的。

8．对于一条隐含寻址的算术运算指令，其指令字中不明确给出 操作数的地址 中一个操作数通常隐含在 累加器 中。

9．在总线的异步通信方式中，通信的双方可以通过不互锁、 半互锁和 全互锁 三种类型联络。

10．在微程序控制器中，一条机器指令对应一个 微程序 ，若某机有38条机器指令，通常可对应 41个微程序 。

11．完成一条指令一般分为取指周期和执行周期，前者完成 取指令和分析指令 操作，后者完成 执行指令 操作。

12．在写操作时，对Cache与主存单元同时修改的方法称作 写直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作回法。

13．在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 -0 、 -1 和-127/128（均用十进制表示）。

14．指令寻址的基本方式有两种，一种是顺序寻址方式，其指令地址由程序计数器 给出，另一种是跳跃寻址方式，其指令地址由 指令本身 给出。

15．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60ns﹑T2 = 50ns﹑T3 = 90ns﹑T4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。

16．按序写出多重中断的中断服务程序包括保护现场、 开中断 、 设备服务、恢复现场和中断返回几部分。

17．-变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供

基地址 ，指令提供 偏移量 ；而在变址寻址中，变址寄存器提供 偏移量，指令提供基地址 。

影响流水线性能的因素主要反映在访存冲突和相关问题两个方面。

19．利用 输出输入 指令进行输入输出操作的I/O编址方式为统一编址。

20．主存—辅存和缓存—主存组成存储系统的层次结构。

21.计算机软件一般分为两大类：一类叫A.___系统软件____,另一类叫B. __应用软件______。操作系统属于 C.___系统软件___ 类。

23.广泛使用的A.___SRAM___和B.___DRAM___都是半导体随机读写存储器。前者速度比后者C.__快____，集成度不如后者高。

24.由于存储器芯片的容量有限，所以往往需要在A.__字向____和B.___位向___两方面进行扩充才能满足实际需求。

25.RISC CPU是在克服CISC机器缺点的基础上发展起来的。它具有三个基本要素（1）一个有限的A.__指令集____、(2)CPU配备大量的B._通用寄存器_____、(3)强调C.__指令流水线____的优化。

26.存储器和CPU连接时，要完成A.___地址线___的连接；B.___数据线___的连接和C.__控制线____的连接，方能正常工作。

27.操作控制器的功能是根据指令操作码和A.___时序信号___，产生各种操作控制信号，从而完成B.___取指令___和执行指令的控制。

28.在计算机中，各部件间来往的信号可分成三种类型，它们是：___地址____、____数据___和_____控制__信号，通常这些信号通过__总线_____传送。

29. 8位二进制补码所能表示的十进制整数范围是_____-128_____至____127______，前者的二进制补码表示为_____10000000_____，后者的二进制补码表示为__01111111_______。

30. 移码常用来表示浮点数___阶码___部分，移码和补码除符号位___相反___外，其他各位相同。

32. I/O数据传送控制方式分为：程序直接控制、____中断控制___、____DMA___、通道和I/O处理机方式。

34. 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止 CPU 访问主存 、周期挪用 和 DMA 和CPU 交替访问主存 。

35. 一个总线传输周期包括申请分配阶段 、 寻址阶段 、 传数阶段 和 结束阶段 四个阶段。

36. CPU采用同步控制方式时，控制器使用 机器周期和节拍组成的多极时序系统。

37. 在组合逻辑控制器中，微操作控制信号由指令操作码、时序和状态条件决定。

38.CPU从主存取出一条指令并执行该指令的时间叫

指令周期 ，它通常包含若干个 机器周期 ，而后者又包含若干个节拍。 机器周期 和节拍组成多级时序系统。

39. I/O与主机交换信息的控制方式中， 程序查询 方式CPU和设备是串行工作的。 DMA 和 程序中断 方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。

三、名词解释

1．时钟周期

答：时钟周期：时钟脉冲频率的倒数，是CPU完成最基本的动作的时间。

2．系统总线

答：即外部总线，CPU和计算机系统中其他高速功能部件相互连接的总线

3．机器指令

答：机器指令是CPU能直接识别并执行的指令，它的表现形式是二进制编码。

4. 异步控制方式

答：不存在基标准时标，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。

5．多重中断

答：多重中断即指CPU在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断。

6．CMDR

答：CMDR是控存数据寄存器，用来存放从控存读出的微指令；顺序逻辑是用来控制微指令序列的，具体就是控制形成下一条微指令（即后继微指令）的地址，其输入与微地址形成部件（与指令寄存器相连）、微指令的下地址字段以及外来的标志有关。

7．总线判优

答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。

8．系统的并行性

答：所谓并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。

9．间接寻址

答：间址需通过访存（若是多次间址还需多次访存）得到有效地址。

10操作命令和微操作

答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。

11基址寻址

答：基址寻址有效地址等于形式地址加上基址寄存器的内容。

12指令字长

答：指令字长是指机器指令中二进制代码的总位数。

13周期窃取

答：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。

14硬件向量法

答：硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。

15总线

答：总线是连接多个部件（模块）的信息传输线，是各部件共享的传输介质。

16指令流水

答：指令流水就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行。

17寻址方式

答：对指令的地址码进行编码，以得到操作数在存储器中的地址的方式。

18存储器带宽

答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。

18．RISC

答：精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令类型。

19．向量地址

答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成

20．机器字长

答：CPU一次能处理的数据位数，它与CPU中寄存器的位数有关

四、计算题

1、已知X=+0.101111011*2+010，Y=0.1011101100*2+100，尾数及阶码均用变形补码计算，求X-Y=？

2、已知：A = ，B = 求：[A+B]补

答：由A =-11/16=-0.1011，B =-7/16=-0.011

得 [A]补 = 1.0101，[B]补 = 1.1001

∴ [A+B]补 = [A]补 = 1.0101

+[B]补 = 1.1001

0.1110

丢掉

两操作数符号均为1，结果的符号为0，故为溢出。

3、设机器数字长为8位（含一位符号位在内），若A = +15，B = +24，求 [A-B]补并还原成真值。

解答
先将A和B转换为二进制形式：
A = +15 = +0001111，B = +24 = +0011000
　　再根据其二进制形式将其转换为相应的补码：
[A]补 = 00001111，[B]补 = 00011000，[-B]补 = 11101000
　　则
[A-B]补 = [A]补+[-B]补 = 11110111
　　因为补码的补码就等于真值，因此
A-B= [11110111]补 = -0001001 = -9。

已知：两浮点数x = 0.110101×2101，y = 0.101110×2011 求：x + y

答：x、y在机器中以补码表示为

[x]补 = 00,10; 00.1111 [y]补 = 00,01; 00.101111

① 对阶 [△j]补 = [jx]补- [jy]补 =

即△j = 1，表示y的阶码比x的阶码小1，因此将y的尾数向右移1位，阶码

5、设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？

\解：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。计算如下：
时钟周期=1/8MHz=0.125×10-6 =125ns

机器周期=125ns×2=250ns

平均指令周期=250ns×2.5=625ns

平均指令执行速度=1/625ns=1.6MIPS

当参数改变后：

机器周期= 125ns×4=500ns=0.5μs

平均指令周期=0.5μs×5=2.5μs

平均指令执行速度=1/2.5μs=0.4MIPS

结论：两个主频相同的机器，执行速度不一定一样

设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？

解：若要保证数的最大精度，应取阶的基=2。

若要表示±6万间的十进制数，由于32768（215）< 6万 <65536（216），

则：阶码除阶符外还应取5位（向上取2的幂）。

故：尾数位数=32-1-1-5=25位 25（32）

该浮点数格式如下： 1 5 1 ³

按此格式，该浮点数上溢的条件为：阶码 25

在一个16位的总线系统中，若时钟频率为100MHz，总线传输周期为5个时钟周期，每一个总线传周期可传送一个字，试计算总线的数据传输率。

解：时钟频率为100MHZ，∴ T= 1 us 5个T=5×0.01us

100

∴数据传输率为 16/0.05=2/0.05us=40MB/s

8．设某计算机采用直接映象Cache，已知容量为4096B。

（1）若CPU依次从主存单元0，1，…，99和4096，4097，…，4195交替取指令，循环执行20次，问命中率为多少？

（2）如Cache存取时间为50ns，主存存取时间为500ns，Cache命中率为90%，求平均存取时间。

答：（１）由于出现最严重的块冲突，命中率为０。

（２）Tm100ns Tc10ns TaTc1-h Tm101-0.9510015 ns 或 Ta＝hTc1-hTm100.950.0510014.5ns 1 的说明：Cache 起始状态为空，CPU 读０号单元时，未命中必须访问主存，同时将该单元所在的主存块调入 Cache 中，由于采用的是直接映像方式，只能调入到 Cache 的０块中。但下一次 CPU 访问的是 4096 单元，未命中，并把该单元所在的主存块调入 Cache 中，由于 Cache 容量为 4096B.可知 4096 单元对应的 Cache 块号也为 0.只能把原先调入的给替换掉。如同理，下一次访问 1 号单元时也将不会命中，并再次替换 Cache 中的 0 块，如此下去，10 次中没有一次命中。故命中率为 0

总线在一个总线周期内并行传送2个字节的数据，设一个总线周期等于一个总线时钟，总线时钟频率为33MHz，求总线带宽是多少？

解:设总线带宽用Dr表示总线时钟周期用T=1/f表示一个周期传送的数据量用D表示根据总线带宽定义有 Dr = D/T=D×f=2B/s×33×106 = 66MB/s

10. 已知x和y，用变形补码计算x-y，同时指出运算结果是否溢出。

（1）x=+0.11011 y=-0.11111

x=+0.10111 y=+0.11011

解：（1）先写出x和y的变形补码，再计算它们的差

[x]补=00.11011 [y]补=11.00001 [-y]补=00.11111

[x-y]补=[x]补+[-y]补=00.11011+00.11111=01.11010

∵运算结果双符号不相等 ∴ 为正溢出

X-Y=+1.1101B

（2）先写出x和y的变形补码，再计算它们的差

[x]补=00.10111 [y]补=00.11011 [-y]补=11.00101

[x-y]补=00.10111+11.00101=11.11100

∴ x-y= -0.001B 无溢出

五、简答题

1. 某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。P335

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围（十进制表示）；

（3）一次间址的寻址范围（十进制表示）；

（4）相对寻址的位移量（十进制表示）。

（1）画出一地址指令格式并指出各字段的作用；

（1）一地址指令格式为

OP 操作码字段，共7 位，可反映120 种操作；

M 寻址方式特征字段，共3 位，可反映5 种寻址方式；

A 形式地址字段，共16 – 7 – 3 = 6 位（1 分）

（2）该指令直接寻址的最大范围（十进制表示）；

直接寻址的最大范围为26 = 64

（3）一次间址的寻址范围（十进制表示）；

由于存储字长为16 位，故一次间址的寻址范围为216 = 65536

（4）相对寻址的位移量（十进制表示）。

相对寻址的位移量为 – 32 ~ + 31

控制器中常采用哪些控制方式，各有何特点？

答：控制器常采用同步控制、异步控制和联合控制。（1 分）

同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O 操作，则采用异步控制。

指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。

答：补码 0.0000000 移码 1.0000000

除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。

答：存储器：采用多体交叉存储器运算器：采用快速进位链

控制器：采用指令流水 I/O 系统：采用DMA 方式

5．总线通信控制有几种方式，简要说明各自的特点。

答：同步通信：通信双方由统一时标控制数据传送

异步通信：采用应答方式通信。半同步通信：统一时钟，可插入等待信号

分离式通信：都是主设备，充分发挥总线的有效占用。

以I/O设备的中断处理过程为例，说明一次程序中断的全过程。

答：一次程序中断大致可分为五个阶段。

中断请求中断判优中断响应中断服务中断返回

完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。

答：总线在完成一次传输周期时，可分为四个阶段：

申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；

寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；

传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；

结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。

除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。

答：针对存储器，采用高速芯片

针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；

针对存储器，可以采用多体并行结构提高整机的速度；

针对控制器，可以通过指令流水设计技术提高整机的速度；

针对控制器，可以通过超标量设计技术提高整机的速度；

针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；

针对I/O 系统，可以运用DMA 技术不中断现行程序，提高CPU 的效率。

CPU包括哪几个工作周期？每个工作周期的作用是什么。

答：取指周期是为了取指令间址周期是为了取有效地址

执行周期是为了取操作数中断周期是为了保存程序断点

什么是指令周期、机器周期和时钟周期？三者有何关系?

答：指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。

程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？

答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O 指令、测试指令和转移指令等组成。CPU 一旦启动I/O 后，就进入这段程序，时刻查询I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。

程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU 启动I/O 后，继续自身的工作，不必查询I/O 的状态。而I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。

什么是计算机的主频，主频和机器周期有什么关系？

.答：一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期。

冯·诺依曼计算机的特点是什么？

冯氏计算机的特点是：
1 由运算器、控制器、存储器、输入设备、输出设备五大部件组成；
2 指令和数据以同一形式（二进制形式）存于存储器中；
3 指令由操作码、地址码两大部分组成；
4 指令在存储器中顺序存放，通常自动顺序取出执行；
5 以运算器为中心（原始冯氏机）。

指令和数据都存于存储器中,计算机如何区分它们？

计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。
另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址

什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？

总线是多个部件共享的传输部件。
总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。

说明存取周期和存取时间的区别。

存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：
存取周期 = 存取时间 + 恢复时间

什么叫刷新？为什么要刷新？说明刷新有几种方法。

动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时间（2ms）内，将所存信息读出再重新写入（恢复），这一过程称作刷新，刷新是一行一行进行的，由CPU自动完成。

18、I/O有哪些编址方式？各有何特点？

I/O的编址方式有独立编址和统一编址两种方式

1.独立编址(专用的I/O端口编址)----存储器和I/O端口在两个独立的地址空间中

(1)优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰；存储器和I/O端口的控制结构相互独立，可以分别设计

(2)缺点：需要有专用的I/O指令，程序设计的灵活性较差

2.统一编址(存储器映像编址)----存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间

(1)优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活；由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制

(2)缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量；访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加

19、在什么条件下，I/O设备可以向CPU提出中断请求？

I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。

什么是中断允许触发器？它有何作用？

解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。

（1）画出主机框图（要求画到寄存器级）；

（2）若存储器容量为64K×32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。

（2）若存储器容量为64K×32位，指出图中各寄存器的位数；

ACC	MQ	ALU	X	IR	MDR	PC	MAR
32	32	32	32	32	32	16	16

（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。

(3)T0 PC→MAR 1→R

T1 M(MAR)→MDR (PC)+1→PC

T2 MDR→IR OP(IR)→ID

T0 Ad(IR)→MAR 1→W

T1 AC→MDR

T2 MDR→M(MAR)

画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。

以数据输入为例，具体操作如下：（4分）

① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）；

② 设备向DMA接口发请求（DREQ）；

③ DMA接口向CPU申请总线控制权（HRQ）；

④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；

⑤ 将DMA 主存地址寄存器中的主存地址送地址总线；

⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备；

⑦ 将DMA 数据缓冲寄存器的内容送数据总线；

⑧ 命令存储器作写操作；

⑨ 修改主存地址和字计数值；

⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU 申请程序中断，标志数据块传送结束。

已知接收到的海明码为010011101（按配偶原则配置），试问欲传送的信息是什么？

010111111

在ＤＭＡ方式中有没有中断请求？为什么？

答：（有中断请求，因为最终数据还是要cpu处理的）

回答参考：DMA工作过程
⑴当进程要求设备输入数据时，CPU把准备存放输入数据的内存起始地址以及要传送的字节数分别送入DMA控制器中的内存地址寄存器和传送字节计数器。
⑵发出数据传输要求的进行进入等待状态。此时正在执行的CPU指令被暂时挂起。进程调度程序调度其他进程占据CPU。
⑶输入设备不断地窃取CPU工作周期，将数据缓冲寄存器中的数据源源不断地写入内存，直到所要求的字节全部传送完毕。
⑷DMA控制器在传送完所有字节时，通过中断请求线发出中断信号。CPU在接收到中断信号后，转入中断处理程序进行后续处理。

25．在中断系统中ＩＮＴＲ、ＩＮＴ、ＥＩＮＴ三个触发器各有什么作用？

29．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。

中断源

屏蔽字

0 1 2 3 4

现有一64K×2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。

答：1、AB：10条，DB：7条　　　 2、AB：9条，DB：8条

3、AB：8条，DB：9条　　　　4、AB：7条，DB：10条

　　共有4种解答

31.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。

33.简要描述外设进行DMA操作的过程及DMA方式的主要优点。

1）ZDMA操作

ZDMA作为SSB的连接接口，可在外部存储器之间传送数据；而BDMA（桥梁DMA）只能够用于在存储器映射设备或存储器之间传送数据。概括地说，通过应用DMA进行数据传输可在固定源和外部存储器之间、外部存储器和外部存储器之间、外部存储器和固定目标之间进行。DMA操作由S／W或外部DMA请求信号来启动。

在ZDMA中有一个缓冲器，允许多路传送，以提高总线的利用率和传送速度。换旬话说，就是S3C44B0X有一个4字∏FO类型的缓冲器来支持4字节突发的DMA传送。例如，在存储器之间的DMA操作中，4字节突发写发生在4字节突发读之后。

BDMA操作

BDMA在SSB（三星系统总线）和SPB（三星外围总线）之间的界面层上。BDMA的主要作用是，连接SPB的片外设备（如UART、IIS和SIO等）和外部存储器传送数据。定时器也可以在任何时候请求DMA操作，这有利于ADC块的自动操作。通常，CPU或其他主设备应通过存储控制器来存取连接于SPB的外部存储器。注意，BDMA也是主设备的一种，为了从存储器（外围设备）到连接于SPB（SSB）的外围设备（存储器）传送数据，应该应用连接于SSB的存储控制器。因为BDMA在SSB和SPB之间的界面层的桥内，因此它可在SSB与SPB相邻的两个设备之间传送数据。

34.提高存储器速度可采用哪些措施，请说出至少五种措施。

1、提高储存密度；2、提升寻址效率；3、增大接口带宽；4、增加缓存容量；5、改变读写机制，尽量采用直接存取。

六、应用题

1．有一个512K×16的存储器，由64K×1的2164RAM芯片构成（芯片内是4个128×128结构），问：

（1）总共需要多少个RAM芯片？

（2）采用分散刷新方式，如单元刷新间隔不超过2MS，则刷新信号的周期是多少？

解：(1) 64K×1=> 512K×16??
      位扩展：16/1=16片??
      字扩展：512/64=8片??
      ∴共要16×8=128片
      (2) 分散刷新??
      每个2164RAM由4个128×128的芯片构成??
      2ms/128=15.625μs