zynq

在虚拟机上安装了 ubuntu ，用 petalinux 定制适用于 zynq板卡的 debian 系统 使用 NFS 将在 ubuntu 内编译完成的 SDK工程目录 挂载到 zynq板卡debian 系统的 /mnt 文件下 具体步骤参考文档《course_s4_ZYNQ那些事儿-Linux实验篇V1.06》第四章 NFS服务安装 使用 NFS 要求 Ubuntu 的 ip 与 zynq板卡的 ip 处于同一个网段 （例如192.168.111.xx，前三位相同），即同一个局域网内。 答案在最后第4条 1 对于网络的说明 此时电脑主机的网卡信息如上，WLAN 为主机外接网络， 以太网 为闲置网口， VMware_Network_Adapter 为虚拟网卡（VMnet1 为虚拟交换机，均为虚拟机 host_only 使用）， VMware_Network_Adapter 为虚拟网卡（VMnet8 为虚拟交换机，均为虚拟机 NAT模式 使用），虚拟机默认使用 NAT 模式，VMnet8 的ip 即为虚拟机模拟网卡ip 2 网络 NAT 模式，桥接模式 ，host_only 模式的区别 参考： https://blog.csdn.net/zkuncn/article/details/78452098 NAT模式 是所有的虚拟机挂在 新的网段下（相对于VMnet8）

I have trouble mapping physical memory on Xilinx Zynq after attempting to use UIO instead of mapping directly /dev/mem . While the plan is to run the application as a normal user instead of root this is still being run as root . Apparently the first mapping is successful while the rest done to the same file descriptor 12 ( /dev/uio/ps2pl ) fail. While the obvious difference is the offset, it is within the range (see device tree) and it is properly page aligned. This application was working well with /dev/mem . The error observed by running with strace is: open("/dev/uio/ps2pl", O_RDWR|O_SYNC)

关于XC7Z010开发板 详细介绍 http://www.myir-tech.com/product/myc_C7Z010_20.htm Xilinx基于28nm工艺流程的Zynq-7000 All Programmable SoC平台是ARM处理器和FPGA结合的单芯片解决方案，十分适合既需要FPGA又需要处理器的应用场合，经过这么多年的发展，市场上的应用已经非常多了，是一个十分热门的嵌入式开发平台，米尔XC7Z010开发板(http://www.myir-tech.com/product/myc_C7Z010_20.htm)深圳米尔科技有限公司比较早推出的一款高性能高品质ZYNQ开发板，感谢米尔科技和面包板社区共同举办的这次试用活动，本人有幸获得一个试用机会可以近距离地感受和体验这款热门的嵌入式开发平台，我们首先对开发板的硬件做个了解，外设情况用图片看可能更直观点。 关于XC7Z010开发板注意： 1、SFP，PCIEx2，SATA等外设需要接ZYNQ-7015核心板时才可以用。 2、3个PMOD接口只有接ZYNQ-7020核心板时才可以用, ZYNQ-7010不可以用。 3、开发板没有板载下载器，右上部留有2X7针的JTAG接口，注意是2.54的间距，连接时有三角型的为第一脚，可以参见MYC_C7Z01020入门指导手册.pdf第40页，如下图示： XC7Z010

I've written some Linux device drivers but I am still at the level of newbie hack. I can get them working but that's all I can claim. So far, I've been able to work them into a model of write data using write() and read data using read(). I occasionally use ioctl for more fine-tuned control. Now I want to build a coprocessing block in FPGA logic and write a device driver for the ARM processor in that same FPGA to offload work from the ARM to the FPGA. I'm having a hard time working out how best to design this interface. If access to the coprocessor was exclusive, data could be written to the

https://www.cnblogs.com/milinker/p/6474706.html 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。 AXI 总线与ZYNQ的关系 AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了AXI4这个版本，所以当你用到Xilinx的软件的时候看到的都是“AIX4”的IP，如Vivado打包一个AXI IP的时候，看到的都是Create a new AXI4 peripheral。 到了ZYNQ就更不必说了，AXI总线更是应用广泛，双击查看ZYNQ的IP核的内部配置，随处可见AXI的身影。 AXI 总线和AXI接口以及AXI协议 总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。 总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。 协议就是传输数据的规则。 AXI 总线概述 在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为： AXI4：（For high

本文档系列是我在实践将简单的神经网络LeNet-5实现到Xilinx 的zynq的FPGA上操作方法。 背景： 我们用vivado HLS对相关软件生成了相应的IP core，现在我们需要将IPcore集成为系统模式，集成为系统才能烧录到FPGA上。 目的： 用vivado软件搭建相应的系统，生成比特流并烧录入FPGA 1.用vivado打开工程 1.1解压文件夹（是否每次都要打开新的工程，才能保证烧写成功？） 解压后的工程包含的processing system正是我们的FPGA对应的，所以必须用此文件夹 1.2打开vivado，打开解压后的文件夹的位置，并打开工程 由于版本问题会缺失一些文件，此问题不大，会出现一些提示信息，这些提示信息都是正常的，我们把相应的IP更新，更新为当前版本的IP。 是否out-of-context，我们选择per IP 2.搭建系统 2.1添加IP vivado可能在添加IP时候闪退，所以我们要保持良好的习惯，一是时时crtl+s，二是加完IP再改管脚。 2.1.1导入IP库，我们创建的IPcore就在这个库里面（注意点进去solution2这个文件夹添加，下面这种可能添加不进去） 2.1.2在block design中加入IP 需要加入三个，一个是axi direct memory access，一个是我们的IPcore cnn 2.1.3