时钟同步

Centos修改时区时间日期 cp /usr/share/zoneinfo/Asia/Shanghai /etc/localtime 修改时区 找到相应的时区文件 /usr/share/zoneinfo/Asia/Shanghai 替换当前的/etc/localtime。 修改/etc/sysconfig/clock文件的内容为： ZONE="Asia/Shanghai" UTC=false ARC=false 修改日期 时间设定成2008年9月10日的命令如下： #date -s 09/10/2008 修改时间 将系统时间设定成上午10点25分0秒的命令如下。 #date -s 10:25:00 同步biso时间 同步BIOS时钟，强制把系统时间写入CMOS，命令如下： #clock -w 附 ntpq 详解： 命令 "ntpq -q" 输出下面这样的一个表： remote refid st t when poll reach delay offset jitter ============================================================================== LOCAL(0) .LOCL. 10 l 96h 64 0 0.000 0.000 0.000 *ns2.example.com 10.193.2.20 2 u

Linux 系统有两个时钟，一个是由主板电池驱动的硬件时钟（Real Time Clock）,也叫做RTC或者CMOS时钟。当操作系统关机时候，用这个来记录时间，但是对于运行的系统是不用这个时间的；另一个时间是系统时钟（system clock）也叫内核时钟或者软件时钟，是由软件根据时间中断来进行计数的，内核时钟在系统关机的情况下是不存在的，所以当操作系统启动时候，内核时钟是要读取RTC时间来进行时间同步。并且在系统关机的时候讲系统写回RTC中进行同步。 查看系统时间 date 查看硬件时间： hwclock --show 当系统时钟和硬件时钟不一致时，可进行同步到同一时间 hwclock --systohc #以系统时钟为准，同步硬件时钟 hwclock --hctosys #以硬件时钟为准，同步系统时钟 来源： 51CTO 作者： wx5a1f8d23790cb 链接： https://blog.51cto.com/13508525/2471365

1、 SPI简介 SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。 2、 SPI特点 2.1采用主-从模式(Master-Slave) 的控制方式 SPI 规定了两个 SPI 设备之间通信必须由主设备 (Master) 来控制次设备 (Slave). 一个 Master 设备可以通过提供 Clock 以及对 Slave 设备进行片选 (Slave Select) 来控制多个 Slave 设备, SPI 协议还规定 Slave 设备的 Clock 由 Master 设备通过 SCK 管脚提供给 Slave 设备, Slave 设备本身不能产生或控制 Clock, 没有 Clock 则 Slave 设备不能正常工作 2.2采用同步方式(Synchronous)传输数据 Master 设备会根据将要交换的数据来产生相应的时钟脉冲(Clock Pulse),

原文地址： http://blog.sina.com.cn/s/blog_49cb42490100s6ud.html 1. STM32 的 Timer 简介 STM32中一共有 11个定时器，其中 2个高级控制定时器， 4个普通定时器和 2个基本定时器，以及 2个看门狗定时器和 1个系统嘀嗒定时器。其中系统嘀嗒定时器是前文中所描述的 SysTick，看门狗定时器以后再详细研究。今天主要是研究剩下的 8个定时器。 定时器 计数器分辨率 计数器类型 预分频系数 产生 DMA请求 捕获 /比较通道 互补输出 TIM1 TIM8 16位 向上，向下，向上 /向下 1-65536之间的任意数 可以 4 有 TIM2 TIM3 TIM4 TIM5 16位 向上，向下，向上 /向下 1-65536之间的任意数 可以 4 没有 TIM6 TIM7 16位 向上 1-65536之间的任意数 可以 0 没有 其中 TIM1和 TIM8是能够产生 3对 PWM互补输出的高级登时其，常用于三相电机的驱动，时钟由 APB2的输出产生。 TIM2-TIM5是普通定时器， TIM6和 TIM7是基本定时器，其时钟由 APB1输出产生。由于 STM32的 TIMER功能太复杂了，所以只能一点一点的学习。因此今天就从最简单的开始学习起，也就是 TIM2-TIM5普通定时器的定时功能。 2. 普通定时器 TIM2

http://hi.baidu.com/hieda/blog/item/6afab113b8985127dc540179.html 1 引言 　　OFDM（正交频分复用）是一种多载波数字调制技术，被公认为是一种实现高速双向无线数据通信的良好方法。在OFDM系统中，各子载波上数据的调制和解调是采用FFT（快速傅里叶变换）算法来实现的。因此在OFDM系统中，FFT的实现方案是一个关键因素。其运算精度和速度必须能够达到系统指标。对于一个有512个子载波，子载波带宽20 kHz的OFDM系统中，要求在50 μs内完成512点的FFT运算。 　　硬件实现FFT算法的主要方案有：DSP（通用数字信号处理器）；FFT专用芯片；FPGA（现场可编程门阵列）。DSP具有纯软件实现的灵活性，适合用于流程复杂的算法，例如在通信系统中的信道编、解码，QAM映射等算法。如果在DSP中完成FFT运算，不仅要占用大量D SP的运算时间，使整个系统的数据吞吐率降低，也无法发挥DSP软件实现的灵活性。因此，前端的FFT运算应由ASIC或FPGA完成。采用专用的FFT处理芯片，虽然速度能达到要求，但其可扩展性差。FPGA具有硬件结构可重构的特点。适合于算法结构固定、运算量大的前端数字信号处理。新近推出的FPGA产品都采用多层布线结构，更低的核心电压，更丰富的IO管脚，容量可达到100 k个逻辑单元（LES）

本文同时发表在 https://github.com/zhangyachen/zhangyachen.github.io/issues/132 最近在研究计算机里的基本逻辑电路，想到一个问题：为什么CPU需要时钟这样的概念？ 首先考虑如下逻辑电路： 当A=B=1时，Q=0。当输入信号发生变化时，逻辑元件不会立即对输入变化做出反应，会有一个传播时延（propagation delay）。当B变化为0时，由于B也作为XOR的直接输入，所以XOR异或门会立即感知一个输入变为0的状态变化，XOR输出变为了1。但是由于传播时延的作用，AND与门的输出会过一小段时间才变为0，XOR的输出会在变为1后隔一小段时间重现变为0。表现为下图就是这样： 上面这种现象叫作空翻（race condition），即指输出中出现了一个不希望有的脉冲信号。 一个简单的办法就是在输出端放置一个边沿触发器： 边沿触发器的作用就是只有当CLK端输入从0变到1时，数据端D的输入才会影响边沿触发器的输出。这样，所有的传播时延都会被边沿触发器所隐藏掉，这时Q端的输出将变得稳定。比如： 其中灰色的部分代表没有边沿触发器时的Q端输出状态。我们可以看出，当有了边沿触发器后，Q端的输出变得稳定，基本消除了传播时延。 从上面的例子我们可以看出CPU为什么要时钟：目前绝大多数的微处理器都是被同步时序电路所驱动，而时序电路由各种逻辑门组成

　　前言 　　中断的概念属于硬件层。虽然我们在进行软件编程时不会直接使用中断，但理解它对我们来说依然重要。 　　我们在使用线程切换及状态管理、异常处理、硬件与处理器的交互、I/O操作等指令时，中断都在默默的为我们服务。 　　处理器基于硬件封装对外的指令集，底层语言封装指令集为我们提供更加简单的抽象，高级语言基于底层语言赋予程序更明确的语义。可以看到在这条关系链条中，下层的变动会牵一发而动全身影响上层。而上层想要提高效率，改变机制也必须得到下层的支持。 　　像 I/O 处理的不断演进，从占用CPU等待到通过中断阻塞等待到多路复用与异步，如果没有下层的支持上层是不可能实现的。而不了解下层的原理我们也很难真正理解一个机制的高效的原因。因此了解下层的原理对应用层工程师来说同样重要。 　　什么是中断 　　现代计算机具有多任务处理的能力，往往一台我们办公使用的普通计算机上都会同时运行着几十上百的任务（进程）。我们很难想象，我们点击一下鼠标，需要等待计算机的进程调度模块调度到鼠标处理任务后再给我们做出响应，这对我们来说是不可接受的。 　　现实是我们在点击鼠标或键盘时（正如我现在在做的事情），计算机会立即给我反馈处理结果，计算机与我们之间是在进行实时交互的。而实时性的实现便是依赖了中断，中断是为了顺应人们对实时性交互的需求而产生的技术。中断之所以有用，是因为它会立刻停下当前的程序（软件

恩智浦的i.MX RT600是跨界处理器产品，同样也是i.MX RTxxx系列的开山之作。不同于i.MX RT1xxx系列单片机，i.MX RT600 采用了双核架构，将新一代Cortex-M33内核与高性能Cadence Tensilica HiFi 4 音频DSP内核相结合，适用于32位沉浸式音频播放和视频用户界面应用。i.MX RT600旨在通过安全、功率优化的嵌入式处理器充分挖掘语音辅助终端节点的潜力，因此针对音频数据的采集、传输和处理，i.MX RT600都有丰富的硬件资源进行支持。其中，针对RT600的I2S外设，本文详细地进行了介绍，并基于i.MX RT600 EVK开发板，在RT600的DSP端（HiFi4）实现了一个音频数字回环的demo。 一、I2S介绍 1.1 I2S 接口 I2S总线为数字音频流的传输提供了标准的通信接口，由飞利浦制定。I2S总线规范定义了一种3线串行总线，分别是： 1、串行时钟SCK（也称位时钟BCLK），这是SDA线上数据的位时钟。对应SDA的每一个数据位，SCLK都有产生一个脉冲。 2、帧时钟WS（也称LRCK，或FSYNC），以大多数单一立体声格式的PDM数据来说，WS用于切换左右声道的数据；在DSP或TDM模式下用作帧定界符。此外，I2S的采样频率是由WS频率决定的。 3、串行数据（SDA），就是用二进制表示的音频数据流

http://www.easy-key.com/home/article/news_details/aid/5718 我们先来理解几个比较重要的概念：时间周期、指令周期、机器周期，以及系统时钟的工作原理。 时钟周期： 时钟周期也叫振荡周期或晶振周期，即晶振的单位时间发出的脉冲数，一般有外部的振晶产生，比如12MHZ=12×10的6次方，即每秒发出12000000个脉冲信号，那么发出一个脉冲的时间就是时钟周期，也就是1/12微秒。通常也叫做系统时钟周期。是计算机中最基本的、最小的时间单位。 在8051单片机中把一个时钟周期定义为一个节拍（用P表示），二个节拍定义为一个状态周期（用S表示）。 机器周期： 在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个S周期（状态周期）组成。8051系列单片机的一个机器周期同6个S周期（状态周期）组成。前面已说过一个时钟周期定义为一个节拍（用P表示），二个节拍定义为一个状态周期（用S表示），8051单片机的机器周期由6个状态周期组成，也就是说一个机器周期=6个状态周期=12个时钟周期。 在标准的51单片机中，一般情况下，一个机器周期等于12个时钟周期，也就是机器周期=12

在同步电路设计中，各功能逻辑单元之间的数据传输由一个同步信号控制，这个执行统一指挥的信号就是时钟信号，因此需要在设计之初创建时钟，基于该时钟频率进行优化设计，使设计性能达到时序收敛的目的。 创建时钟 时钟信号为一个周期性信号，定义时钟需要包括以下主要信息： （1）时钟源点 时钟源点可以根据情况定义为设计中一个端口，一个网络，也可以是一个逻辑单元的PIN脚。为端口时用[get_ports 端口名]，为网络时用[get_nets 网络名]，为PIN脚时用[get_pins 引脚名]。 （2）时钟周期 时钟周期定义为时钟的震荡周期，为时钟频率的倒数。时钟周期是时序分析中最基本的、最小的时间单元。用{-period period_value}表示 （3）时钟占空比 时钟占空比主要定义时钟高低电平在一个时钟周期内的分布情况。用-[waveform edge_list]表示 通过使用SDC命令creat_clock来创建时钟，比如通过该命令定义一个从CLK端口输出并且时钟周期为10、占空比为50%的时钟信号，命令如下。 creat_clock -period 10 -waveform { 0 5 } [ get_ports clk ] 如上图所示，该命令可以对所有内部触发器到触发器类型的路径进行约束。 （4）命名时钟 每个时钟定义都会给时钟信号命名。用