存储器

今天购买了一款腾讯云服务器，一年120RMB 配置也很一般 1核的CPU 2GB内存 1Mbps 带宽 普通云硬盘 50G 操作系统： CentOS 7.2.64 现在来验收一下 　　17 2019-05-09 14:45:07 cat /proc/cpuinfo |grep "model name" && cat /proc/cpuinfo |grep "physical id" 18 2019-05-09 14:45:50 cat /proc/meminfo |grep MemTotal 19 2019-05-09 14:46:09 df -h 20 2019-05-09 14:46:41 fdisk -l |grep Disk 21 2019-05-09 14:46:54 uname -a 22 2019-05-09 14:47:09 head -n 1 /etc/issue 23 2019-05-09 14:47:31 cat /etc/issue 24 2019-05-09 14:47:43 hostname 25 2019-05-09 14:47:50 lspci -tv 26 2019-05-09 14:47:59 lsusb -tv 27 2019-05-09 14:48:06 lsmod 查看内核 话说用第三个uname -r 最为easy cat /proc

计算机组成原理目录 本文是极客时间 《深入浅出计算机组成原理》 的学习笔记，感兴趣的可以订阅正版。 [基础概念] [指令和运算] [处理器] [存储与I/O系统] [4.1 存储器 - 金字塔层次结构：越往下性能越差，容量越大，价格越低] [4.2 存储器 - 局部性原理：数据库性能跟不上，加个缓存就好了？] [存储器 - 高速缓存] [存储器 - 缓存一致性 MESI 协议：如何让多核CPU的高速缓存保持一致？] [存储器 - 内存：] [存储器 - 总线：] [存储器 - I/O 性能指标] [存储器 - 机械硬盘] [存储器 - SSD硬盘] [存储器 - DMA] [存储器 - 数据完整性] 每天用心记录一点点。内容也许不重要，但习惯很重要！ 来源： https://www.cnblogs.com/binarylei/p/12585607.html

1：单选题 冯.诺依曼计算机工作方式的基本特点是（ ）。 A： 程序一边输入计算机一边执行 B： 程序直接从磁盘读到CPU执行 C： 程序中的指令和数据先装入内存，执行时按地址访问并自动按序执行程序 D： 程序自动执行，而数据手工输入 2：单选题 以下是关于冯诺依曼结构计算机中指令和数据表示形式的叙述，其中正确的是（ ）。 A： 指令和数据可以从形式上加以区分 B： 指令以二进制形式存放，数据以十进制形式存放 C： 指令和数据都以二进制形式存放 D： 指令和数据都以十进制形式存放 3：单选题 下列是有关计算机中指令和数据存放位置的叙述，其中正确的是（ ）。 A： 指令和数据任何时候都存放在外存中 B： 程序被启动前指令和数据都存放在外存中，而启动后指令和数据被装入内存 C： 指令存放在内存中，数据存放在外存中 D： 指令和数据任何时候都存放在内存中 4：单选题 以下有关程序编写和执行方面的叙述中，错误的是（ ）。 A： 可用高级语言和低级语言编写出功能等价的程序 B： 高级语言和汇编语言源程序都不能在机器上直接执行 C： 编译程序员必须了解机器结构和指令系统 D： 汇编语言是一种与机器结构无关的编程语言 5：单选题 以下给出的软件中，属于系统软件的是（ ）。 A： Windows XP B： MS Word C： 金山词霸 D： RealPlayer 6：单选题 冯。诺依曼计算机中

迅速发展的IoT继续为消费者和行业带来革命性的变化，并增强了他们的日常使用体验，尤其是在边缘增加处理能力的需求下。健身追踪器和智能扬声器，农业及工厂机器都是这样的例子。特定的应用程序都规定了内存要求。丰富的嵌入式物联网体验推动了对更多外部板载内存的需求。 在这些应用程序中添加AI/ML进一步改变了内存需求，通常需要更多和更高带宽的内存。物联网应用程序需要保持受约束的物理外形尺寸，功率散热范围以及较低的BOM成本，这增加了其他设计约束。对于这些应用程序来说，理想的候选内存应该是什么问题，现在已经成为许多产品团队的首要任务，提出并研究了新的存储器类型。基于PSRAM技术的AP存储器IoT ram 存储器解决方案已与IoT /嵌入式设备中普遍使用的许多现有MCU/SoC/FPGA无缝协作，解决了对额外外部存储器的需求，同时使设计人员更容易遵守其外部存储器产品设计约束。 图1需要更多内存的IoT /嵌入式应用程序 嵌入式/外部SRAM和DRAM解决方案的时间已不多了 SRAM仍然是最接近处理器的高速访问存储器，具有最高的速度和最低的延迟。然而SRAM具有几个缺点。常规的6T SRAM布局拓扑无法与过程节点的缩小相对应地扩展。当由于对更丰富的IoT应用程序的需求而对更多内存的需求不断增加时，这同时发生。嵌入式 SRAM 产生的泄漏功率会随着CPU功耗的使用而不断增加。对于功耗优化的情况

3 月，跳不动了？>>> 迅速发展的IoT继续为消费者和行业带来革命性的变化，并增强了他们的日常使用体验，尤其是在边缘增加处理能力的需求下。健身追踪器和智能扬声器，农业及工厂机器都是这样的例子。特定的应用程序都规定了内存要求。丰富的嵌入式物联网体验推动了对更多外部板载内存的需求。 在这些应用程序中添加AI/ML进一步改变了内存需求，通常需要更多和更高带宽的内存。物联网应用程序需要保持受约束的物理外形尺寸，功率散热范围以及较低的BOM成本，这增加了其他设计约束。对于这些应用程序来说，理想的候选内存应该是什么问题，现在已经成为许多产品团队的首要任务，提出并研究了新的存储器类型。基于 PSRAM 技术的AP存储器IoT ram 存储器解决方案已与IoT /嵌入式设备中普遍使用的许多现有MCU/SoC/FPGA无缝协作，解决了对额外外部存储器的需求，同时使设计人员更容易遵守其外部存储器产品设计约束。 图1需要更多内存的IoT /嵌入式应用程序 嵌入式/外部SRAM和DRAM解决方案的时间已不多了 SRAM 仍然是最接近处理器的高速访问存储器，具有最高的速度和最低的延迟。然而SRAM具有几个缺点。常规的6T SRAM布局拓扑无法与过程节点的缩小相对应地扩展。当由于对更丰富的IoT应用程序的需求而对更多内存的需求不断增加时，这同时发生

第五周学习总结 目录 教材内容学习 课下测试ch06总结 教材内容学习 存储技术 1. 随机访问存储器 静态RAM（SRAM） 高速缓存存储器，既可以在CPU芯片上，也可以在片下 双稳态存储单元，无限期地保持在两个不同电压配置或状态之一 动态RAM（DRAM） 主存以及图形系统的帧缓冲区 每个位存储为对一个电容的充电，电容的电压被扰乱后永远不会恢复 传统的DRAM 芯片中的单元（位）被分成了d个超单元，每个超单元都由w个DRAM单元组成，共存储dw位信息 超单元被组织成一个r行c列的长方形阵列，rc=d 每个超单元的地址用(i，j)来表示（从零开始） 信息通过称为引脚的外部连接器流入/流出芯片，每个引脚携带一个1位信号 每个DRAM信号被连接到称为存储控制器的电路，电路每次传输量为8位 请求共享相同的DRAM地址引脚组织成二维阵列，优点：降低芯片上地址引脚的数量；缺点：必须分两步发送地址，增加了访问时间 存储器模块 双列直插存储器模块（DIMM）： 168 个引脚，以 64 位为块传入/出数据到存储控制器 单列直插存储器模块（SIMM）： 72 个引脚，以 32 位为块传入/出数据到存储控制器 增强的DARAM 快页模式DRAM（FPMDRAM）：异步控制信号，允许对同一行连续的访问可以直接从行缓冲区得到服务 扩展数据输出DRAM（EDO DRAM）：异步控制信号

DMA作用于存储器传输存储器，存储器传输外设，外设传输存储器，不需要CPU的干涉，解放CUP，相当于多线程。 DMA的使用： 1.开启DMA时钟，2.先删除所用到的DMA通道，3.配置外设地址，4.配置源地址，5.配置传输方向（源地址到外设或是外设到源地址），6.配置DMA传输的大小（16位 65536），7.配置源地址是否增长和外设地址是否增长 8.配置外设和源地址的传输位（一定要一样）9.使能DMA 10.配置优先级（4种，如果优先级相同，根据DMA通道的高低来总裁），11是否是存储器传输给存储器 每个通道有三个标志事件HTIF，TCIF,TEIF,开启相应标志即可产生中断。 来源： https://www.cnblogs.com/Start-wyz/p/12561353.html

在计算机科学中， 指针 （Pointer）是编程语言中的一个对象，利用地址，它的值直接指向（points to）存在电脑存储器中另一个地方的值。由于通过地址能找到所需的变量单元，可以说，地址指向该变量单元。因此，将地址形象化的称为“指针”。意思是通过它能找到以它为地址的 内存单元 。在 高级语言 中，指针有效地取代了低级语言，如 汇编语言 与机器码，直接使用通用 暂存器 的地方，但它可能只适用于合法地址之中。指针参考了 存储器 中某个地址，通过被称为反参考指针的动作，可以取出在那个地址中存储的值。作个比喻，假设将电脑存储器当成一本书，一张内容记录了某个页码加上行号的便利贴，可以被当成是一个指向特定页面的指针；根据便利粘贴面的页码与行号，翻到那个页面，把那个页面的那一行文字读出来，就相当于是对这个指针进行反参考的动作。 在信息工程中指针是一个用来指示一个 内存地址 的计算机语言的变量或 中央处理器 (CPU)中 寄存器 (Register)【用来指向该内存地址所对应的变量或数组】。指针一般出现在比较接近 机器语言 的语言，如汇编语言或 C语言 。 面向对象 的语言如 Java 一般避免用指针。指针一般指向一个函数或一个变量。在使用一个指针时，一个程序既可以直接使用这个指针所储存的内存地址，又可以使用这个地址里储存的函数的值。 来源： https://www.cnblogs.com

教材学习内容总结 程序编码 GCC将源代码转化为可执行代码的步骤： C预处理器——扩展源代码-生成.i文件 编译器——产生两个源代码的汇编代码-——生成.s文件 汇编器——将汇编代码转化成二进制目标代码——生成.o文件 链接器——产生可执行代码文件 机器级代码 1.机器级编程的两种抽象 （1）指令集结构ISA 是机器级程序的格式和行为，定义了处理器状态、指令的格式，以及每条指令对状态的影响。 （2）机器级程序使用的存储器地址是虚拟地址 看上去是一个非常大的字节数组，实际上是将多个硬件存储器和操作系统软件组合起来。 2.几个处理器： 程序计数器(CS:IP) 整数寄存器（AX,BX,CX,DX） 条件码寄存器（OF,SF,ZF,AF,PF,CF） 浮点寄存器 一条机器指令只执行一个非常基本的操作。 程序编码 书上107页的代码，需要用到反汇编器。在Linux系统中，带‘d’命令行标志的程序OBJDUMP可以充当这个角色。 数据格式 数据传送指令的三个变种： movb 传送字节 movw 传送字 movl 传送双字 访问信息 一个IA32中央处理单元（CPU）包含8个存储32位置的寄存器 操作数指示符 立即数 寄存器 存储器 寻址方式 （1）立即数寻址方式 格式：$后加用标准c表示法表示的整数，如 $0xAFF （2）寄存器寻址方式 如%eax，与汇编中学过的AX寄存器类比。 （3

1. SRAM存储器（静态读写存储器） 存取速度快，容量小，价格昂贵。 基本的静态存储元阵列包含：1. 存储位元 2. 三组信号线（地址线、数据线、控制线）。 通常做成Cache，Cache主要是为了平缓各器件之间的差异。 掉电就丢失。 注意：读写操作不会同时发生。 （读与写功能的互锁逻辑） 2. DRAM存储器（动态读写存储器） 存储容量大，速度慢，价格低廉。 存储位元的记忆原理：DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路。——MOS管被当作开关使用，信息1或0则是有电容器上的电荷量来体现的。——充满电时为1，没有电荷时为0。 通常做成主存 SRAM与DRAM的比较 SRAM DRAM 存储信息 触发器 电容 面积 大 小 容量 少 多 存储成本 高 低 破坏性读出 非 是 需要刷新 不要 要 存取速度 快 慢 功率损耗 少 多 集成度 低 高 3. SRAM和DRAM容易扩充，扩充原则：先横后竖 字长位数扩展（位扩展） 需要用多片给定芯片扩展字长位数。 所需芯片：D=设计要求的存储器容量/选择芯片存储器容量 字存储容量扩展（字扩展） 给定的芯片存储容量较小（字数少），此时需要用多片给定芯片来扩展字数。 所需芯片：D=设计要求的存储器容量/选择存储器容量 字扩展： 所需芯片数量=CPU能访问的存储器总容量/每个芯片所能提供的容量。