多周期移位寄存器

前一段时间因为比较烦躁，对这个的理解不够，导致盲目瞎做，出了很多问题，就一直没有接着往下做，今天仔细想来一下发现其实很简单

代码如下

module sysclk(


input CLK;
output OV;
parameter MAX_VAL = 25_000_000;
reg [32-1:0] CNTVAL;
reg OV;


always @ (posedge CLK) begin




end


always @ (CNTVAL) begin




end


endmodule












input IN,CLK ,EN,DIR;
output [long-1:0] OUT ;
parameter long = 8;
reg [long-1:0] shift;
//reg [long-1:0] OUT;

always @(posedge CLK) begin
if(EN) begin
if(DIR) begin
shift[long-1:1] = shift[long-2:0];
shift[0]=IN;
end
else begin
shift[long-2:0] = shift[long-1:1];
shift[7]=IN;
end
end

shift[long-1:0] = shift[long-1:0];


end

文章来源: 多周期移位寄存器