为了前几天的计算机组成原理的复习，从google上搜索的一些烟台大学历年考试试题进行的一些总结，现在分享给需要的朋友。
简答题
1． CPU中包括哪几种寄存器？分别说明其作用。
答：CPU有以下寄存器：
（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。
（2）程序计数器（PC）：用来确定下一条指令的地址。
（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
（4）缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。
<2>补偿CPU和内存、外围设备之间在操作速度上的差别。
<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。
（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条
件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
2．根据操作数所在位置，指出其寻址方式（填空）。
（1）、操作数在寄存器中，为____寄存器____寻址方式。
（2）、操作数地址在寄存器中，为_寄存器间接_寻址方式。
（3）、操作数地址（主存）在指令中，为___直接___寻址方式。
（4）、操作数在指令中，为__立即____寻址方式。
（5）、操作数地址为某一寄存器内容与位移量之和，可以是_基址寻址、变址寻址、相对寻址___寻址方式。
3．采用流水线技术的计算机在流水处理过程中，会出现哪三种相关冲突？简述各冲突的主要特征。
资源相关：指多条指令进入流水线后在同一机器周期内争用同一个功能部件所发生的冲突。数据相关：在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，即后面的指令需要前一条指令的运行结果，那么这两条指令就是数据相关的。
控制相关：有转移指令引起的冲突。当执行转移指令时，由于程序可能转移到新的目标地址，而不是顺序执行，而是流水线发生断流。
4．主存与cache的地址映射有哪几种方式？简述每种方式的特点。
答：主存与cache的地址映射有全相联、直接和组相联三种映射方式。
全相联映射方式：可以使主存的一个块直接拷贝到cache中的任一行，非常灵活。但比较器电路难于设计和实现。
直接映射方式：没有全相联映射方式灵活。优点是硬件简单，成本低。
组相联映射方式：适度地兼顾了前两者的优点有尽量避免了二者的缺点。主存的一个块只能拷贝到cache中的一组特定的行。
5. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？
SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。
6. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？
指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
7. 集中式仲裁有几种方式？特点？
三种方式：链式查询方式(距离仲裁器最近的设备优先级最高)。
计数器定时查询方式（优先级均等而且可以用程序改变）。
独立请求方式（响应时间快）
8. 何谓分布式仲裁方式？
分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。
9. 在计算机中，CPU管理外围设备有几种方式？
1）程序查询方式2）程序中断方式3）直接内存访问（DMA）方式4）通道方式5）外围处理机方式
10. 一个计算机系统中的总线，大致分为哪几类？
同一部件如CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。
同一台计算机系统的各部件，如CPU、内存、通道和各类I/O接口间互相连接的总线，称为系统总线。
11. 何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。
连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。
12. CPU主要有以下四方面的功能：
指令控制操作控制时间控制数据加工。
13.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据?
从时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。
从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。
14. CPU响应中断应具备哪些条件？
1)在CPU内部设置的中断屏蔽触发器必须是开放的。
2)外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号
3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。
当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。
15.说明计算机系统的层次结构。
计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。
16.DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？
DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的容，所以读出过程就是再生过程。常用的刷新方式由三种：集中式、分散式、异步式
17.什么是存储保护？通常采用什么方法？
当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。方法是：存储区域保护和访问方式保护。
18.什么是刷新？有哪几种刷新方式？
刷新是对存储单元内容进行再生的过程，刷新包括：集中式刷新、分散式刷新、异步刷新。
19.何谓操作数的寻址方式？列举五种操作数的寻址方式。
形成操作数的有效地址的方法，称为操作数的寻址方式。寄存器寻址：操作数在寄存器中；寄存器间接寻址：操作数的地址在寄存器中，操作数在内存中；立即寻址：指令的地址字段即为操作数；直接寻址：指令格式的地址字段中直接给出操作数在内存的地；相对寻址：把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址。
20.请说明程序查询方式与中断方式各自的特点。
程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。
21.简要描述外设进行DMA操作的过程及DMA方式的主要优点。
（1）外设发出DMA请求；
（2）CPU响应请求，DMA控制器从CPU接管总线的控制；
（3）由DMA控制器执行数据传送操作；
（4）向CPU报告DMA操作结束。
主要优点是数据数据速度快
22.在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？
寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。
23.说明计数器定时查询工作原理。
计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。
24.什么是刷新存储器？其存储容量与什么因素有关？
为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大
25.外围设备的I/O控制方式分哪几类？各具什么特点？
外围设备的I/O控制方式分类及特点：
（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单
（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。
（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。
（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。
26.简述CPU的主要功能。
CPU主要有以下四方面的功能：
（1）指令控制：程序的顺序控制，称为指令控制。
（2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。
（3）时间控制：对各种操作实施时间上的控制，称为时间控制。
（4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。
27.什么是存储保护？通常采用什么方法？
当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护.
28.什么是RISC？RISC指令系统的特点是什么？
RISC是精简指令系统计算机，它有以下特点：
（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。
（2）指令长度固定，指令格式种类少，寻址方式种类少。
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
（4）大部分指令在一个机器周期内完成。
（5）CPU中通用寄存器数量相当多。
（6）以硬布线控制为主，不用或少用微指令码控制。
一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间.
29.什么是闪速存储器？它有哪些特点？
闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。
闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。
30.说明总线结构对计算机系统性能的影响。
（1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。
双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/O指令系统
单总线系统，访问内存和I/O使用相同指令
（3）吞吐量 总线数量越多，吞吐能力越大
31.什么是CISC？CISC指令系统的特点是什么？
CISC是复杂指令系统计算机的英文缩写。其特点是：
（1） 指令系统复杂庞大，指令数目一般多达2、3百条。
（2） 寻址方式多
（3） 指令格式多
（4） 指令字长不固定
（5） 可访存指令不加限制
（6） 各种指令使用频率相差很大
（7） 各种指令执行时间相差很大
（8） 大多数采用微程序控制器
32.主存储器的性能指标有哪些？含义是什么？
存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。
存储器带宽是指存储器在单位时间中的数据传输速率
33.简要说明通用I/O标准接口SCSI的性能特点。
（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。使用50芯电缆，规定了两种电气条件：单端驱动和差分驱动。
（2）总线时钟频率高。
（3）SCSI接口总线以菊花链形式最多可接8台设备。
（4）每个SCSI设备有自己唯一的设备号ID=0—7。ID=7的设备有最高优先权，ID=0的设备优先权最低。采用分布式总线仲裁策略。
（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外，
其他SCSI设备实际是外设的适配器或控制器。
（6）SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外设的固有物理属性，设备间可用一套标准命令进行数据传送。
（7）SCSI设备间是一种对等关系，而不是主从关系。
34.一个较完善的指令系统应包括哪几类？
包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。
35.比较水平微指令与垂直微指令的优缺点。
（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。
（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。
（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。
（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握
36.CPU响应中断应具备哪些条件？
（1）在CPU内部设置的中断屏蔽触发器必须是开放的。
（2）外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。
（3）外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。
当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。
37. 什么叫指令？什么叫指令系统？
指令就是要计算机执行某种操作的命令
一台计算机中所有机器指令的集合，称为这台计算机的指令系统。
38.什么叫指令？什么叫微指令？二者有什么关系？
指令，即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。许多条微指令组成的序列构成了微程序，微程序则完成对指令的解释执行。
39.总线的一次信息传送过程大致分哪几个阶段？
分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（或错误报告）。
40.比较选择型DMA控制器与多路型DMA控制器？
选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型DMA控制器却适合于同时为多个慢速外设服务。
选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。
选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。
41.一个计算机系统中的总线，大致分为哪几类？
（1）同一部件如CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。
（2）同一台计算机系统的各部件，如CPU、内存、通道和各类I/O接口间互相连接的总线，称为系统总线。
42.何谓通用串口I/O标准接口IEEE1394？简述其性能特点？
IEEE1394是串行I/O标准接口。与SCSI并行I/O接口相比，它具有更高的数据传输速率和数据传送的实时性，具有更小的体积和连接的方便性。IEEE1394的一个重大特点是，各被连接的设备的关系是平等的，不用PC介入也能自成系统。因此IEEE1394已成为因特尔、微软等公司联手制定的PC98系统设计指南的新标准。
43. 简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。
它们的作用是：
中断屏蔽触发器（IM）：CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可受理外界中断请求。
中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号。IR标志为“1”时表示设备发出了中断请求。
允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。EI为“1”时，某设备可以向CPU发出中断请求。
准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使RD标志为“1”。
工作触发器：（BS）：设备“忙”的标志，表示设备正在工作。
7+ 中断接口中有哪些标志触发器？功能是什么？
RD EI IR IM
44. 中断处理过程包括哪些操作步骤？
中断处理过程如下： -1-设备提出中断请求; -2-当一条指令执行结束时CPU响应中断3 CPU设置“中断屏蔽”标志，不再响应其它中断请求4保存程序断点（PC）5硬件识别中断源（移到中断服务子程序入口地址）6用软件方法保存CPU现场7为设备服务8恢复CPU现场
-9-“中断屏蔽”标志复位，以便接收其它设备中断请求10返回主程序
45.什么是并行处理？
广义地讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生；二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段。
主要有三种形式：
（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
（2）空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。
（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。
计算题
1．x=0.1001 y=0.1100用补码运算方法求x+y=？，x-y=?，并用双符号位判断结果是否溢出。
解： [x]补= 00.1001 [x]补= 00.1001
+ [y]补= 00.1100 + [-y]补=11.0100
[x+y]补=01.0101 [x-y]补=11.1101
因为双符号位相异结果发生溢出，所以 x-y=-0.0011 无溢出。
2．CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次。已知cache存取周期为50ns，主存存取周期为250ns。求：
⑴. Cache 命中率H。
⑵．Cache/主存系统的访问效率e。
解: ⑴. 命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95；
⑵. 主存慢于cache的倍率：r = Tm / Tc = 250ns / 50ns = 5；
访问效率：e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3%；
3.用补码运算方法求x+y=？，x-y=?，并用双符号位判断结果是否溢出。
（1）x=0.1011 y=0.1100 (2)x=-0.0110 y=0.1001
解：（1）x=0.1011 y=0.1100
x+y= 01.0111 上溢
x-y=11.1111 不溢出
(2)x=-0.0110 y=0.1001
x+y=00.0011 不溢出
x-y=11.0001 不溢出
4.CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：
⑴. Cache 命中率H。
⑵．Cache/主存系统的访问效率e。
解：⑴. 命中率 H = Ne / （NC + Nm） = 5000 / (5000 + 200) = 0.962；
⑵. 主存慢于cache的倍率：r = Tm / Tc = 160ns / 40ns =4；
访问效率 ：e = 1 / [r + (1 –r)H] = 1 / [4 + (1 – 4)×0.962] = 89.77%；
5、用一台时钟频率为40MHz的处理机执行标准测试程序，程序含有的各类指令条数如下图所示：
求测试程序的CPI、MIPS和执行时间。
解：CPI=(45000*1+32000*2+15000*4+8000*2)/(45000+32000+15000+8000)=1.85
MIPS=40*106/(1.85*106)=21.62
执行时间T=(45000*1+32000*2+15000*4+8000*2)/( 40*106)=4.625*10-3
6. 已知 x = - 0.01111 ，y = +0.11001，
求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？
解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111
[ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111
[ x ]补 11.10001 [ x ]补 11.10001
+ [ y]补 00.11001 + [ -y ]补 11.00111
[ x + y ]补 00.01010 [ x - y ]补 10.11000
所以： x + y= +0.01010 因为符号位相异，结果发生溢出
7. 假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。
解：由已知条件，机器字长16位，主存容量128KB / 16= 64K字，因此MAR = 16位，共128条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I / O类指令，双字长用于访问主存的指令。
|
15 9 5 4 3 2 1 0
15 9 8 6 5 3 2 0
寻址方式由寻址模式X定义如下：
X = 000 直接寻址 E = D（64K）
X = 001 立即数 D = 操作数
X = 010 相对寻址 E = PC + D PC = 16位
X = 011 基值寻址 E = Rb + D ，Rb =16 位
X = 100 间接寻址 E = （D）
X = 101 变址寻址 E = RX + D ，RX = 10位
8.某机字长32位，常规设计的存储空间≤32M ，若将存储空间扩至256M，请提出一种可能方案。
解：可采用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，M2，…M7，每个模块32M×32位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如图：
CPU访问8个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将重叠进行。
设计题
1．某机采用微程序控制方式，采用水平型编码控制的微指令格式，后继微指令地址采用断定方式，微指令字长28位，共有微命令31个，构成4个相斥类，各包含6个、8个、14个和3个微命令，控制转移条件共3个。试问：
⑴. 设计出微指令的具体格式；
⑵. 控制存储器的容量应为多少？
解：⑴. （控制字段分析4分，判别字段2分，下址字段2分。） 根据题意可知，微指令的基本结构如下图所示，其中控制字段和判别测试字段采用编码表示法，则控制字段的长度为：3+4+4+2=13；判别测试字段的长度为：3。则下址字段长度为：28-13-3=12。
B27 b15 b14 b12 b11 b0
|
←操作控制 →←—————— 顺序控制 ———————→
⑵.根据上题的分析得出：控制存储器的容量为4K×28位。
2．有一个1024K×16位的存储器，由128K×8位的DRAM芯片构成。问：
⑴. 总共需要多少DRAM芯片？
⑵. 设计此存储体组成框图。
⑶. 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期为多少？
解：
⑴.总共需要16片DRAM芯片？
⑵.存储器的组成框图如下：
⑷.采用异步刷方式，在8ms时间内分散地把芯片512行刷新一遍，故刷新信号的时间间隔为8ms/512 = 15.6μs，即可取刷新信号周期为15μs。
3．图B12.1所示为双总线结构机器的数据通路。
IR伪指令寄存器,PC为程序计数器，M为主存（受读写信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标有符号的表示有控制信号，例如Yi表示Y寄存器的输入控制信号，Yo为寄存器Y的输出控制信号，未标字符的线为直通线，不受控制。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。
STA R1，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
来源：CSDN
作者：Hades_Dev
链接：https://blog.csdn.net/mayuko2012/article/details/50513643