本帖和另一个帖子都是关于PL访问DDR3的帖子，zynq中PL和PS之间的AXI接口有三种：
1）通用AXI，一条32位的数据总线，适合中低速，不带缓冲，共有四个通用AXI接口，二个PS为主，二个PL为主。
2）ACP接口，在PL和APU之间单个异步连接，总线宽度64位，主要APU的CACHE和PL之间保证一致性，PL为主。
3）HP接口，共有四个，带FIFO，32或64位，PS和PL存储器之间高速通信，这四个HP都是PL为主
本帖采用PL为主的通用AXI方式进行PL读写DDR3。
本帖具体内容见： https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html
来源：oschina
链接：https://my.oschina.net/u/2963604/blog/3290466