感觉已经好久没有更新了（毕竟好久也没玩FPGA了，小声逼逼😂），手也有点生疏，各个软件的操作也有些忘记了。看来每天打开一下Quartus II, ModelSim, SignalTap II, UltraEdit 很有必要！（就算不用，也要打开一下熟悉界面嘛）
这次不是将具体原理的实现，而是记录一下遇到的问题（因为有些东西我也不是太清楚！）
首先我先给出仿真Test Bench文件（之后的遇到的问题基本与此无关），从里面的注释可以发现，还是遇到很多困难的，毕竟这个文件是自己一行一行敲的，肯定存在了一些问题！
下图是整个实验的思路导图！
一、唯一的一次成功情形
for语句中使用非阻塞赋值，在always块的结尾将sum清零！
可以发现：在112ns~116ns中，4ns经历了一次vote信号的变化（详请查看仿真文件），并且针对我们vote信号中"1"的个数给出相应的pass信号。
二、
这里，我们先将最后的sum清零注释掉，此时与书中（《自己动手写CPU》）的原始代码基本一致。问题是：我们的 i 恒为7，sum一直处于 未知态。
三、
基于 二 ，我们猜想可能是for循环中的初始赋值语句只执行一次。于是就将 i= 0; 置于for语句前面。
但依然没有什么用：我们的 i 恒为7，sum一直处于 未知态
四、
基于 二，我们将always块中的非阻塞赋值 全部替换成 阻塞赋值。
但依然没有什么用：我们的 i 恒为7，sum一直处于 未知态
五、
基于四，在always块中对sum 非阻塞清零。
但依然没有什么用：我们的 i 恒为7，sum一直处于 未知态
六、
基于 五，再将 对sum的非阻塞清零 改成 阻塞清零。
可以看出稍微有一点改观，sum不再是 未知态，而变成了 恒为0
以上就是我对7人表决器的实验记录，其中的原理和机制并不是很清楚。如果以后理解了，再来在评论处解答；当然也希望有大佬在评论提前告知原理😄
来源：CSDN
作者：lis_accept
链接：https://blog.csdn.net/lis_accept/article/details/104609891