数字电路中某一端悬空，那么其相当于高电平
时序电路概述：
在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况。
与组合逻辑相比，时序逻辑电路有两个特点：
1：时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成。
2：存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。
输出方程
驱动方程（激励方程）内部输出方程
状态方程
时序电路的分类：
同步时序电路，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。
异步时序电路，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
时序电路的功能描述：
状态转移表：
时序图
时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律。
注；将激励方程代入到特征方程中得到状态方程。
例题：
自启动电路
时序电路中的所有无效状态经过数个CP脉冲波后都能进入有效状态环，称电路为可自启动电路。
寄存器（Regigter） 有延时功能
移位寄存器
计数器
计数器的主要功能是累计输入时钟脉冲的个数。它的应用是不仅可以用来计数，分频，还可以对系统进行定时、顺序控制等，是数字系统中最广泛的时序部件之一。
是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲个数称为计数器的模值M，由n个触发器构成的计数器，其模值M一般应满足2(n-1)<M<=2n。
在数字电路中能够记忆输入脉冲个数的电路称为计数器。
时序电路的设计
时序电路的设计过程:
建立原始状态图和状态表
根据设计命题·要求初步画出状态图和状态表，称为原始状态图和原始状态表，它们可能包含多余状态。
1：分析题意，确定输入，输出变量。
2：设置状态。首先确定有多少种信息需要记忆，然后对每一种需要记忆的信息设置一个状态并用字母表示。
3：确定状态之间的转移关系
状态化简
在建立原始状态图和原始状态表时，将重点放在正确地反映设计要求上，因而往往可能会多设置一些状态，而状态数目的多少将直接影响到所需触发器的个数。
可见状态数目减少会使触发器的数目减少并简化电路。因此，状态简化的目的就是要消去多余状态，以获得最简状态图和最简状态表。
在状态表中判断两个状态是否等价的具体条件如下：
在相同的输入条件下都有相同的输出。
（在前一个条件满足下）在相同的输入条件下次态也等价。 次态等价有三种情况：1次态相同；2次态交错；3次态互为隐含条件。
相互等价状态的集合称为等价类，凡不被其它等价类所包含的等价类称为最大等价类。 
在状态表中，若某一状态和其它状态都不等价，则其本身就是一个最大等价类。
状态表的化简，实际就是寻找所有最大等价类，并将所有最大等价类合并，最后得到最简状态表。
化简隐含表
对原始状态表中的每一对状态逐一比较，结果有三种情况：
状态对肯定不等价，在小格内填X。
状态对肯定等价，在小格内填V。
状态是否等价取决于隐含条件的，则把隐含状态对填入，需做进一步比较。
状态分配
状态分配是指将状态表中每一个字符表示的状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表），以便求出激励函数和输出函数，最后完成时序电路的设计。
状态分配合适与否，虽然不影响触发器的级数，但对所设计的时序电路复杂程度有一定影响。然而，要得到最佳的分配方案是很困难的。
确定激励方程和输出方程
根据状态表填写次态和输出函数卡诺图，从而求得次态和输出方程组，然后将各状态方程与所选用的触发器的特征方程对比，便可求出激励函数，这种方法称为状态方程法。
电路无法自启动时，解决的方法有多种：
第一种方法：将原来的非完全描述时序电路中没有描述的状态的转移情况加以定义，使其成为完全描述时序电路，如将原状态表中的无效状态的转移方向均定义为000，则可得到一个完全描述时序电路的状态表，如下。显然，按照下表设计时序电路，不存在死循环问题，因为它是完全描述的。这种方法由于失去了任意项，会增加电路的复杂程度、
第二种方法：改变原K图中卡诺图的圈法。
来源：CSDN
作者：weixin_45744986
链接：https://blog.csdn.net/weixin_45744986/article/details/104233385