FPGA开发过程

1. 编码习惯和工程管理习惯；比如目录 design和sim文件夹
2. 声明模块时，输入变量一定是wire变量；
3. 沿触发的逻辑里边一定都用<=非阻塞赋值
4. Sim中的文件是不可综合的模块，是行为级模块；
5. 在sim文件中，destbench文件开头声明：`timescale 1ns/100ps 1ns是单位 100ps是精度；
   #10.1 的精度是可以识别的，如果是#10.11那麽0.01就不行了，因为精度是100ps
6. Initial
   // 初始化使用顺序执行，只能对寄存器模块赋值

来源：CSDN

作者：开发联盟

链接：https://blog.csdn.net/weixin_40673765/article/details/104224540