数据传送三种方式：查询、中断和DMA
AD主要技术指标：分辨率、转换时间、量程、绝对精度、相对精度、线性度
接口概念
微机接口就是微处理器CPU与“外部世界”的连接电路，是CPU与外界进行信息交换的中转站。其中外部世界指除CPU本身以外的所有设备或电流，包括存储器、I/O设备、控制设备、测量设备、通信设备、多媒体设备、A/D与D/A转换器等。
比如源程序或原始数据要通过接口从输入设备送进去，运算结果要通过接口向输出设备送出来；控制命令通过接口发出去，现场状态通过接口取进来，这些来往信息都要通过接口进行变换与中转。
结合芯片：中断控制器8259A、可编程并行接口8255A、可编程定时/计数器8253、可编程串行接口8251A（考）
接口的功能（考）
（1）对外部设备的寻址功能
（2）信号转换功能
（3）数据缓冲功能
（4）联络功能 CPU <- - ->外设
（5）中断管理功能
（6）可编程功能
微机系统的性能指标
(1) CPU性能指标：字长、运算速度
总线宽度与字长；主频、MIPS与运算速度；
字长是CPU中运算器一次能处理的最大数据位数。
主频表示在CPU内数字脉冲信号振荡的速度。
(2) 存储器性能指标
速度、容量、位价->层次结构
(3) I/O性能指标由设备决定
显示器：分辨率、颜色深度、刷新；
声卡：采样率、采样精度
I/O端口编址方式（考）
（1）统一编址 （2）独立编址
MOV，IN，OUT
MOV把一个字节或字的操作数从源地址传送到目的地址。
IN完成从输入端口到CPU的数据传送，OUT完成从CPU到输出端口的数据传送。
CPU与接口数据交换技术（考）
（1）无条件方式—简单，数据可能丢失
（2）查询方式— READY，低效
（3）中断方式—主动申请，需软硬件支持
（4） DMA方式—高速；需软硬件支持
8255三个8位端口A、B、C（考）
与外设相连，与外设交换数据、控制和状态信息。
1）端口A含一个8位输出锁存器和一个8位输入锁存器。端口A作为输入或输出端口时，数据均被锁存。2）端口B含一个8位输出锁存器和一个8位输入锁存器。端口B作为输入或输出端口时，数据均被锁存。3）端口C包含一个8位数据输出锁存器和一个8位的数据输入缓冲器。作为输出时能对数据进行锁存，输入时不能锁存。
端口C可以分成两个4位端口，分别可以定义为输入端口或输出端口，还可定义为控制、状态端口，配合端口A和端口B工作。
8255A的工作方式
方式0：简单I/O查询方式，端口ABC都可使用。基本输入输出方式—适用于无条件传送和查询方式的接口电路
方式0的工作特点：1.不需要应答联络信号；2.端口A、端口B和端口C的高4位及低4位都可以作为输入、输出端口；3.用于无条件传送或查询传送
方式1：选通I/O中断方式，端口AB可使用。选通输入输出方式—适用于查询和中断方式的接口电路
特点:和方式0相比，需要联络信号。A和B口可用方式1，但要利用C口提供联络和应答信号，且这些信号与C中的数位之间关系固定。同时还具有中断请求和屏蔽功能.
方式2：双向I/O中断方式，端口A可使用。双向选通传送方式—适用于与双向传送数据的外设;适用于查询和中断方式的接口电路. 1.方式2将方式1的选通输入输出功能组合成一个双向数据端口，可以发送和接收数据；2.只有端口A可以工作于方式2，需要利用端口C的5个信号线，其作用与方式1相同；3.方式2的数据输入过程与方式1的输入方式一样；4.输出方式略有不同(8255A不是在OBF有效时向外设输出，而是在外设提供响应信号ACK时才送出数据)。
中断概念：中断是通过硬件来改变CPU的运行方向的。当CPU在执行程序时，由于内部或外部的原因引起的随机事件要求CPU暂时停止正在执行的程序而转向执行一个用于处理该随机事件的程序，处理完后又返回被中止的程序断点处继续执行。
中断处理过程（考）
一个中断处理过程包含：中断请求、中断排队（裁决）、中断响应、中断服务、中断返回。
1.中断请求：当中断源需要CPU为其服务时，提出中断申请；
外部可屏蔽中断源提出中断请求受中断屏蔽控制。
2.中断排队
确定当前有中断要求（包括正在处理的中断）且优先级别最高的中断源；
优先权级别高的中断源总是首先得到响应。
3.中断响应
根据中断排队确定要响应的中断源后，CPU转去对应中断服务程序入口的过程称为中断响应。
4.中断服务和中断返回（中断服务程序）
CPU执行中断服务程序，中断服务程序须事先编制；中断返回时从堆栈中弹出断点和标志，然后返回到被中断的程序继续运行。
计算机系统广泛采用中断控制技术，主要用于：
分时处理：以中断控制方式进行数据传送时，CPU被动等待外设的服务要求，CPU可以与多个外设同时工作，提高CPU的利用率；
实时处理：在实时控制系统中可以及时处理现场的参数、信息，与轮询相比保证过程控制的实时性；
故障处理：处理计算机运行过程中出现的各种异常情况，提高系统运行的可靠性。
中断类型码和中断地址
中断响应时，CPU将中断类型码左移两位（×4），即可获得中断向量的位置（中断向量地址指针）
8086/8088的中断系统是根据中断类型码从中断向量表中获得中断服务程序入口地址，对于不同中断获取中断类型码的方法不同：
专用中断，包括除法中断、单步中断、NMI、断点中断和溢出中断分别由CPU的硬件逻辑电路自动提供中断类型码0～4；
INT n指令的第二字节为中断类型码，因而软件中断指令是从指令中直接获得；
外部可屏蔽中断，由外部硬件电路在中断响应总线周期通过数据线向CPU提供中断类型码。中断控制器8259A具有此功能。
区分寄存器：地址、特征位、操作顺序。
ICW2管理8级中断类型码，奇；ICW3（主、从）
OCW1写中断屏蔽，奇地址。
OCW2控制优先权方式和中断结束方式，必须写入偶地址；
OCW3：读IRR和ISR；设置是否使用特殊屏蔽；设置是否使用中断查询；偶地址。
8253工作方式：
方式0—计数结束后输出由低变高(可以设置为向CPU发出中断请求)
方式1——可重触发的单脉冲(GATE触发)；方式2——分频器
方式3——方波发生器；方式4——软件触发的选通脉冲发生器
方式5——硬件触发的选通脉冲发生器
8251异步通讯的字符格式
1起始位、数据位、1奇偶校验位、1停止位（高电平空闲位）
MOV DX，0301H ；8251A控制口地址
MOV AL，01111011B ；方式控制字
OUT DX，AL ；送方式控制字
MOV AL，00010101B ；命令控制字
OUT DX，AL ；送命令控制字
WAIT：IN AL，DX ；读入状态字
AND AL，02H ；检查RXRDY=1？
JZ WAIT ；RXRDY1，接收未准备就绪，等待
MOV DX，300H ；8251A数据口地址
IN AL，DX ；读入数据
DMA控制器的工作过程分为四个阶段，分别是：（考）
申请阶段：外设向DMAC发出DMA请求信号DREQ；DMAC向CPU发总线请求信号HRQ
响应阶段：CPU向DMA发总线保持回答信号HLDA。 CPU让出总线,DMAC为主控者。
数据传送阶段：DMAC向外设发DMA请求回答信号DACK，选中外设；并通过AB选中内存单元；通过DB将数据从源端传送到目的端
传送结束阶段：数据传送完毕，DMAC向外设传送“过程结束”信号EOP；DMAC向CPU交回总线，CPU重新获得总线的控制权
ADC0809工作过程
1.首先确定ADDA、ADDB、ADDC三位地址，决定选择哪一路模拟信号。
2.使ALE端接收一正脉冲信号，使该路模拟信号经选择开关达到比较器的输入端。
3.使START端接收一正脉冲信号，START的上升沿将逐次逼近寄存器复位，下降沿启动A/D转换。
4.EOC输出信号变低，表示正在进行转换。
5.A/D转换结束，EOC变为高电平表示A/D转换结束。此时数据已保存到8位锁存器中。
6.OE信号变为高电平，则8位三态锁存缓冲器的三态门被打开，转换好的8位数据输出到数据线上。
D/A转换器的功能是把二进制数字量电信号转换为与其数值成正比的模拟量电信号
存储系统与存储器层次结构（考）
计算机的存储器：内存储器（作用：存放当前运行的程序和数据，是主机一部分。特点：半导体存储器作为内存。速度较高，CPU可直接读写）；外存储器（作用：存放暂时不用的程序和数据。特点：容量大、速度较低、CPU不能直接读写。）
通过软、硬件结合，形成内存-外存和其它存储层次，即存储系统（寄存器、cache、主存(RAM和ROM)、外存储器（硬盘、光盘）、后备存储器（磁带库、光盘库））
与指标对应的关系：？
扩展设计说明：1）需要系统地址总线20位（A0～A19）,数据总线8位（D0～D7），控制信号为 RD、WR、M/IO。
2）需要几片片2732
3）分配地址信号线
总线位置分类（是连接计算机中各部件的信息传输的通路，是各个部件共享的传输介质）
CPU总线（在CPU内部）
片间总线（同一块电路板上各芯片间连线IIC/SPI）
系统总线（在主板上与扩展板联系,ISA、PCI等，）
通信总线（计算机间或计算机与设备间的连线，RS232、USB等）
常用总线标准
1）局部总线标准：ISA、PCI
2）外部总线标准：IDE、SCSI、RS-232-C
3）通用总线标准：USB、IEEE1394
附：如何用 74LSl38设计一个系统板上接口芯片 I／O端口地址译码电路，并让每个芯片内部端口数目为32个。
分析：由于系统板上的I/O端口地址分配在000～0FFH范围内，故只使用低8位地址线，这意味着A9和A8两位应赋0值。为了让每个被选中的芯片内部拥有32个口，只要留出5根低位地址线不参与译码，其余的高位地址线作为74LS138的输入线，参加译码，或作为74LSl38的控制线与AEN一起，控制74LS138的译码是否有效。由上述分析，可以得到译码电路输入地址线的值，如表1所示。
对于译码器74LS138的分析有两点：一是它的控制信号线G1、G2A和G2B。只有当满足控制信号线G1＝1，G2A=G2B=0时，74LS138才能进行译码。二是译码的逻辑关系，即输入（C，B，A）与输出（YO～Y7）的对应关系。74LSl38输入/输出的逻辑关系，如表2所示。
设计：采用74LSl38译码器，可设计PC机系统板上的端口地址译码电路，如图1所示。
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 X X X X X Y0=0 000H～01FH
0 0 0 0 1 X X X X X Y1=0 020H～03FH
0 0 1 1 1 X X X X X Y7=0 0E0H～0FFH
图中地址线的高5位参加译码，其中A5~A7经译码器，分别产生DMACS（ 8237）、INTRCS（8259）、T/CCS（8253）、PPICS（8255A）的片选信号，而地址线的低5位A0~A4作芯片内部寄存器的访问地址。
来源：CSDN
作者：(⊙o⊙)麽
链接：https://blog.csdn.net/zzyzzylalala/article/details/104058949