芯片时钟体系

核能气质少年 提交于 2020-01-07 03:39:07

记录一下时钟相关学习笔记(S3C2440 ARM-CHIP-32bit为例)

 

问题引入:

Q: CPU运行速度很快,但是外设运行的则比较慢,那它们的时钟源怎么匹配呢?  

A: 它们有不同的时钟源。

 

 

CLOCKS

计算机的心脏,给主板的芯片提供时钟信号,与晶振连接给其他部件提供时钟信号。

WHAT

S3C2440有三种时钟源:

  • FCLK:用于CPU核。
  • HCLK:用于AHB总线上的设备,比如CPU核存储器控制器、中断控制器、LCD控制器、DMA和USB主机模块等高性能的设备。
  • PCLK:用于APB总线上的设备,比如WATCHDOG、IIS、I2C、PWM定时器、MMC接口、ADC、UART、GPIO、RTC和SPI等低速设备。

 

HOW TO WORK

产生这些时钟源的简要流程可以这样描述:

  1. 系统刚上电的时候,FCLK即等于外部输入的时钟。一般是12M或者24M的晶振。等待晶振输出稳定(此时FCLK=Fin),reset 信号恢复高电平,CPU 开始执行指令。
  2. 然后用软件的方式打开MPLL(锁相环电路,用于提高系统时钟频率),把12M或者24M的时钟频率提高到100-400M(针对于S3C2440)。
  3. 再然后,通过设置一些寄存器(设置分频器),可以改变FCLK、HCLK、PCLk的时钟频率比例(比如说1:2:2)

这样,其他的两个时钟源也就提高了。要明白的是,系统在运行的时候,是三个时钟源一起在工作,分别为不同的设备提供不同的时钟频率。

当然,有些设备对这些频率还不是很“满意”、它会自己进行异步模式的设置或一些倍频或者分频的工作。

 

 

TIMER

系统给的时钟(一般是PCLK)进行计数,当数计满了,就会产生一次中断。

易学教程内所有资源均来自网络或用户发布的内容,如有违反法律规定的内容欢迎反馈
该文章没有解决你所遇到的问题?点击提问,说说你的问题,让更多的人一起探讨吧!