AG272 CPLD是低成本CPLD。这种即时，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为272个带有LQFP-100封装的逻辑元件。
低成本低功耗CPLD
即时，非易失性标准兼容体系结构。
全局时钟网络中最多有4条全局时钟线驱动整个设备。
提供可编程的快速传播延迟和时钟至输出时间。
为每个器件提供PLL，时钟乘法和相移。
UFM支持高达256 Kbit的非易失性存储。
支持3.3V，2.5V，1.8V和1.5V逻辑电平
可编程压摆率，驱动强度，总线保持，可编程上拉电阻，漏极开路输出，施密特触发器和可编程输入延迟。
内置联合测试行动小组（JTAG）边界扫描测试（BST）电路，符合IEEE标准。1149.1-1990
符合IEEE标准的ISP电路。1532
3.3V，2.5V，1.8V，1.5V LVCMOS和LVTTL标准
模拟LVDS输出（LVDS_E_3R）
模拟的RSDS输出（RSDS_E_3R）
来源：CSDN
作者：Embeded_FPGA
链接：https://blog.csdn.net/Embeded_FPGA/article/details/103793264