数电、第四章

组合逻辑电路

一、概述
1.从功能上:任意时刻的输出仅取决于该时刻的输入
2.电路结构上：不含记忆(存储)元件。
二、逻辑功能的描述
1.组合逻辑电路框图
2.组合逻辑函数
三、组合逻辑电路的分析方法
1.所谓分析一个给定的逻辑电路，就是要通过分析找出电路的逻辑功能。
分析过程：
~从电路的输入到输出逐级写出逻辑函数式，最后得到数输出与输入关系的函数。
~用公式化简法或者卡诺图化简法将得到的函数式化简变换使得逻辑关系简洁明了。
~为了使电路的逻辑功能更加直观，有时，还可以将逻辑函数转换为真值表的形式。
四、组合逻辑电路的设计方法。
根据给出的实际逻辑问题，求出实现这一逻辑功能的的最简单逻辑电路，这就是设计组合电路时要完成的工作。
所谓最简：
···电路所用的器件数量最少
···器件种类最少
···器件连线再少
五、设计步骤
1.逻辑抽象
··分析因果关系，确定输入输出变量
··定义逻辑状态的含义（赋值）
··列出真值表
2.写出函数式
3.选定器件类型
4.根据所选的器件，对逻辑式化简（用门）变换式进行相应的描述。
5.画出逻辑电路
六、常用组合逻辑电路
1.编码器：将输入的每一个高低电平信号编成一个对应的二进制代码
类别：
普通编码器、特点：任何时刻只允许输入一个编码信号。
优先编码器、特点：允许用时输入多个信号，但只对其中优先权最高的一个进行编码。
实例：74HC148
2.译码器：将每个高输入的二进制代码译成对应的输出高，低电平信号或另一个代码。（译码器是编码器的反操作）
常用的有：二进制译码器，二-十进制译码器，显示译码器(7448)等（74HC138）
3.数据选择器（多路开关）
1).根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。有时也把它叫做多路选择器或多路调制器。
例：双四选一；74HC153，四选一
工作方式：工作原理是：给A1A0一组信号 比如1 0 那么就相当于给了他一个2进制数字2 也就相当于选通了D2这个输入端，这个时候 输出Y 输出的就是D2的信号；D2是什么，Y就输出什么。

控制	控制	选择的输出源
A1	A2	Y
0	0	D0
0	1	D1
1	0	D2
1	1	D3

原理示意：

4.加法器
1).半加器：半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。
原理图：

半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C0。

被加数A	加数B	半加数S	进位CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$\color{red}S=A\bigoplus B=AB'+A'B$
$\color{red}CO=AB$
2).全加器：是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器，常用二进制四位全加器74LS283。
一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci

相邻低位来的进位Ci-1	被加数Ai	加数Bi	半加数Si	进位Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$\color{red}S=Ci-1\bigoplus Ai\bigoplus Bi=C'i-1Ai'Bi+C'i-1AiBi'+Ci-1Ai'Bi'+Ci-1AiBi$
$\color{red}Ci=C'i-1AiBi+Ci-1Ai'Bi+Ci-1AiBi'+Ci-1AiBi=AiBi+Ci-1(Ai\bigoplus Bi)$
多位加法器：
1).串行进位加法器。优点：逻辑图
简单，缺点：运算慢
2).超前进位加法器。优点：运算快，缺点：逻辑电路复杂。
5.数值比较器：
数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。比较结果有A>B、A<B以及A=B三种情况。
1位数值比较器是多位比较器的基础。当A和B都是1位数时，它们只能取0或1两种值，由此可写出1位数值比较器的真值表：
$\color{red}F_{A>B}=AB'$
$\color{red}F_{A<B}=A'B$
$\color{red}F_{A=B}=A\bigodot B$

A	B	$F_{A>B}$	$F_{A<B}$	$F_{A=B}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

七、竞争与冒险
1.什么是竞争
两个输入，同时向相反的逻辑电平，称为竞争。
2.因竞争而产生的尖脉冲叫竞争-冒险。
判别准则：只要输出端的逻辑函数可以化简成$Y=A+A'$或$Y=AA'$
消除方法：
1.引入封锁脉冲：引入负脉冲，在输入信号发生竞争的时间内，把可能产生的干扰脉冲的门锁住。封锁脉冲的宽度不应小于过渡时间且与输出信号转换同步。缺点：脉冲宽度和产生时间有严格要求。
2.引入选通脉冲：在电路状态稳定后，再选通输出。缺点：脉冲宽度和产生时间有严格要求。
3.引入滤波电容：输出端并接一个不大的滤波电容缺点：输出波形边沿变坏。
4.修改逻辑设计，增加冗余项：对于给定的逻辑 Y=AB+ÃC，当BC都为1的时候，若A值改变，则会发生竞争。所以可以添加冗余项：Y=AB+ÃC+BC
分析有无竞争冒险：画出函数的卡诺图，检查有无几何相邻的逻辑项，有则可能产生竞争冒险。

来源：https://blog.csdn.net/dq_zhanghaifang/article/details/102680506