阻焊层

这是自己以前在百度文库中上传的一篇笔记，写到博客园备份。 以下资料是在网上搜了几篇介绍PCB板各层含义的文档然后自己加以整理完成的，仅供参考。 Signal layer( 信号层 ): 信号层主要用于布置电路板上的导线.Protel 99 SE提供了32个信号层,包括Top layer(顶层),Bottom layer(底层)和30个MidLayer(中间层). 顶层信号层(Top Signal Layer) ：也称元件层,主要用来放置元器件,对于多层板可以用来布线； 中间信号层(Mid Signal Layer) ：最多可有30层,在多层板中用于布信号线. 底层信号层(Bootom Signal Layer) ：也称焊接层,主要用于布线及焊接,有时也可放置元器件. Silkscreen layer( 丝印层) ：丝印层主要用于放置印制信息,如元件的轮廓和标注,各种注释字符等.Protel 99 SE提供了Top Overlay和Bottom Overlay两个丝印层.一般,各种标注字符都在顶层丝印层,底层丝印层可关闭. 顶部丝印层(Top Overlayer) ： 用于标注元器件的投影轮廓、元器件的标号、标称值或型号及各种注释字符。 底部丝印层(Bottom Overlayer) ：与顶部丝印层作用相同，如果各种标注在顶部丝印层都含有，那么在底部丝印层就不需要了。 内部电源/

PasteMask_Top　　助焊层【与焊盘大小对应，对应钢网文件的孔】 SolderMask_Top　　 阻焊层【负片，实际是不盖绿油漏出铜皮的部分，通常比规则焊盘大4mil（0.1mm）】 阻焊层就是 solder mask，是指印刷电路板子上要上绿油的部分。实际上这阻焊层使用的是负片输出，所以在阻焊层的形状映射到板子上以后，并不是上了绿油阻焊，反而是露出了铜皮。 助焊层 paste mask，是机器贴片时要用的，是对应所的贴片元件的焊盘的，大小与toplayer/bottomlayer层一样，是用来开钢网漏锡用的。 来源：博客园 作者： guanglun 链接：https://www.cnblogs.com/guanglun/p/11573744.html

PasteMask_Top　　助焊层【与焊盘大小对应，对应钢网文件的孔】 SolderMask_Top　　 阻焊层【负片，实际是不盖绿油漏出铜皮的部分，通常比规则焊盘大4mil（0.1mm）】 阻焊层就是 solder mask，是指印刷电路板子上要上绿油的部分。实际上这阻焊层使用的是负片输出，所以在阻焊层的形状映射到板子上以后，并不是上了绿油阻焊，反而是露出了铜皮。 助焊层 paste mask，是机器贴片时要用的，是对应所的贴片元件的焊盘的，大小与toplayer/bottomlayer层一样，是用来开钢网漏锡用的。 来源： https://www.cnblogs.com/guanglun/p/11573744.html

趁着学习Cadence的时间，写一篇关于元器件的原理图封装、PCB封装和3D封装制作的文章分享给大家。个人能用有限，有不足的地方，欢迎大家指出。 我使用的是Cadence 16.6版本。这里以MP2359为例，先看技术手册，封装为SOT23-6，如下图所示。 一、焊盘制作 打开Pad Designer软件 因为我们做的是表贴焊盘，在Parametes选项卡中我们只修改Units为Millimeter，即单位修改为毫米。 选择Layers选项卡，勾选SIngle layer mode，表示我们使用的是表贴焊盘模式，选择BEGIN LAYER层，在Geometry中选择Rectangle焊盘，再根据手册输入Width 0.6mm和Height 1.2mm。在BEGIN LAYER层前单击鼠标右键，选择Copy，粘贴到SOLDERMASK_TOP层和PASTEMASK_TOP层，即阻焊层和钢网层。 由于阻焊层要求要比实际焊盘边距大0.1mm，所有我们还要修改阻焊层，选择SOLDERMASK_TOP层，修改Width 0.8mm和Height 1.4mm。 到这里我们焊盘制作完成，点击菜单栏File，选择Save as，命名s_rect_x0_6_y1_2.pad，我这里使用的规则s表示表贴，rect表示矩形，x为宽，y为高，点击保存即可。 注意命名除了数字、字母、下滑杠和中杆以外

第一篇 高密度(HD)电路的设计 本文介绍，许多人把芯片规模的ＢＧＡ封装看作是由便携式电子产品所需的空间限制的一个可行的解决方案，它同时满足这些产品更高功能与性能的要求。为便携式产品的高密度电路设计应该为装配工艺着想。 当为今天价值推动的市场开发电子产品时，性能与可靠性是最优先考虑的。为了在这个市场上竞争，开发者还必须注重装配的效率，因为这样可以控制制造成本。电子产品的技术进步和不断增长的复杂性正产生对更高密度电路制造方法的需求。当设计要求表面贴装、密间距和向量封装的集成电路ＩＣ 时，可能要求具有较细的线宽和较密间隔的更高密度电路板。可是，展望未来，一些已经在供应微型旁路孔、序列组装电路板的公司正大量投资来扩大能力。这些公司认识到便携式电子产品对更小封装的目前趋势。单是通信与个人计算产品工业就足以领导全球的市场。 高密度电子产品的开发者越来越受到几个因素的挑战：物理复杂元件上更密的引脚间隔 、财力贴装必须很精密 、和环境许多塑料封装吸潮，造成装配处理期间的破裂 。物理因素也包括安装工艺的复杂性与最终产品的可靠性。进一步的财政决定必须考虑产品将如何制造和装配设备效率。较脆弱的引脚元件，如０．５０与０．４０ｍｍ０．０２０″与０．０１６″ 引脚间距的ＳＱＦＰｓｈｒｉｎｋ ｑｕａｄ ｆｌａｔ ｐａｃｋ ，可能在维护一个持续的装配工艺合格率方面向装配专家提出一个挑战