硬件工程师

本篇博客来说说硬件开发的笔试或者面试。 面试主要是基于项目的，所以在这里不过多讨论，看自己的项目经验了。 笔试题目，硬件笔试包含的内容还是比较多的，有FPGA，C语言，信号系统知识，数电模电、电路分析、高频电路、PCB设计，通信原理等。在这里尽可能列举硬件笔试可能会出现的题目。 以下回答为笔者杜撰，未必正确，欢迎大家一同讨论。 PCB的两条走线过长平行走线会引起什么后果？ 从信号完整性方面来考虑，过长的走线耦合增强，串扰的本质在于耦合，所以过长平行走线会引起串扰，可能会引起误码操作。 常见的组合逻辑电路有哪些？ 加法器，数据选择器，数据输出器，编码器，译码器，数值比较单元，算数逻辑单元。 存储器有哪些构成？ 存储阵列，地址译码器和输出控制电路。 锁相环电路的基本构成？ 分频器、鉴频鉴相器、环路滤波器、压控振荡器。 RS232和RS485的主要区别？ RS232是利用传输线与公共地之间的电压差传输信号，RS485是利用传输线之间的电压差作为传输信号，由于电压差分对的存在，可以很好的抑制共模干扰，所以RS485传输更远。 驱动蜂鸣器的三极管工作在哪个区，若是做反相器呢 ？ 由于单片机等其他MCU IO输出的电流比较小，大概在几十个mA以下，所以为了驱动需要电流较大的器件，需要额外的器件。驱动蜂鸣器利用三极管，使其工作在放大区。利用三极管的饱和和截止特性，可以做反相器，作为开关使用。

　　EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的 最新成果，进行电子产品的自动设计。利用EDA工具，可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。 　　 　　EDA常用软件 　　EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：protel、MentorPADS、OrCAD、Mentor WG、Mentor EN、allegro、EWB、PSPICE、 Synopsys等等。按主要功能或主要应用场合，大致可分为电路设 计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件。 　　电子电路设计与仿真工具 　　电子电路设计与仿真工具包括： 　　SPICE/PSPICE、EWB、Matlab、SystemView、Multisim、MMICAD等。下面简单介绍前三个软件。 　　1)SPICE：由美国加州大学推出的电路分析仿真软件，现在用得较多的是PSPICE6.2，在同类产品中是功能最为强大的模拟和数字电路混合仿真 EDA软件，它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无 论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果

【并发那些事】可见性问题的万恶之源 硬件工程师为均衡 CPU 与 缓存之间的速度差异，特意加的 CPU 缓存，竟然在多核的场景下阴差阳错的成为了并发可见性问题的万恶之源！( 本文过长，如果不是特别无聊，看到这里就可以了 ) 前言 还记得那些年，你写的那些多线程 BUG 吗？明明只想得到个 1 + 1 = 2 的预期，结果他有时候得到 1，有时候得到 3，但偏偏有时候他也会返回正确的 2。明明在本地运行的好好的，一上线一堆诡异的 BUG。你一遍一遍的检查代码，一行一行 debug，结果无功而返。 变量为何突然变异？代码为何乱序运行？条件为何形同虚设？欢迎收看今天的《走进科学》之半夜。。。哦，不对，欢迎阅读今天的《并发那些事》之可见性问题的万恶之源。就像上面说的，我们在写并发程序时，经常会出现超出我们认识与直觉的问题，而按我们的以往的经验，很难去察觉到他的问题所在。而又因为我们不了解他发生的诱因，即使我们按照书上的方案解决了，但是下次还是会出现。所以本文的主旨并不是解决问题的术，而是解决问题的道。一起来探究多线程问题的根源。 首先揭开谜底，大多数并发问题的发生都是这三个问题导致的， 可见性问题、原子性问题、有序性问题 。那么又是什么导致这三个问题的出现呢？本文将一步步解析可见性问题出现的原因。 核心矛盾 众所周知，电脑由很多的部件组成。其中最最最重要的有三个，它们分别是 CPU 、内存

硬件工程师基础知识架构 目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 基本设计规范 CPU基本知识、架构、性能及选型指导 MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型 常用总线的基本知识、性能详解 各种存储器的详细性能介绍、设计要点及选型 Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型 常用器件选型要点与精华 FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导 VHDL和Verilog HDL介绍 网络基础 国内大型通信设备公司硬件研究开发流程; 二.最流行的EDA工具指导 熟练掌握并使用业界最新、最流行的专业设计工具 Innoveda公司的ViewDraw，PowerPCB，Cam350 CADENCE公司的OrCad， Allegro，Spectra Altera公司的MAX+PLUS II 学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS II、ISE、FOUNDATION等工具; XILINX公司的FOUNDATION、ISE 一. 硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 产品需求分析

软件硬件工程师其实有非常多的相同的特质，尤其作为有着工程师这个标签的人，共同点还是相当多的。这里就从这些共同点里面挑挑刺儿，看看这两种类型的工程师里面有着什么样的思维不同点，尽量不带褒贬色彩。 软件工程师：我今天要完成xx行代码的重构 硬件工程师：这几个器件能不改就不改，实在不行用独家供货 软件的灵活性很高，可以根据需要进行修改，即使是微不足道的修改，只要能让代码看起来比较“爽”，都可以随时进行调整。况且现在代码的版本控制工具比较成熟，实在不行可以用时光机返回所有的修改。 硬件不一样，有时候动一根线，或者layout的时候动了一点位置都可能导致信号产生比较大的噪声或者异常。每一个器件的修改也是慎之又慎，需要一系列替代测试和可靠性测试，即使是在风险可控的条件下，也要考虑投入产出比。 软件工程师：有一个新的需求，我们要考虑一下实现方案 硬件工程师：有一个新的需求，我们看能不能在原来的方案上改一改 软件行业日新月异，有各种各样的语言、框架和实现方式，程序员的经验可以让他们更快的学习，但因为时常要面对新的东西，随着年龄的增长会显得力不从心，于是就有了程序员是青春饭的说法。同时，由于软件的灵活性，需求往往是变化多端的，即使是在同样的框架下，面对各种各样的需求也有可能遇到很多坑。 相对软件行业，硬件的变化算是比较小的，虽然性能可能在不断提高，但更新的速度和更新的范围往往是较小的

点击上方 “大鱼机器人” ，选择 “置顶/星标公众号” 福利干货，第一时间送达！ 大家在看电路原理图的时候，或多或少都会看见许多用英文标注的一些缩写词。 本文摘抄一些经典常见的缩写。供各位参考学习。 1 常用控制接口 EN：Enable，使能。 使芯片能够工作。要用的时候，就打开EN脚，不用的时候就关闭。有些芯片是高电平使能，有些是低电平使能，要看元器件的数据手册才知 CS：Chip Select，片选。 芯片的选择。通常用于发数据的时候选择哪个芯片接收。例如一根SPI总线可以挂载多个设备，DDR总线上也会挂载多颗DDR内存芯片，此时就需要CS来控制把数据发给哪个设备，一般为低电平有效，也就是/CS表示。 RST：Reset，重启。 有些时候简称为R或者全称RESET。也有些时候标注RST_N，表示Reset信号是拉低生效。 INT：Interrupt，中断。 中断的意思，就像你正睡觉的时候有人把你摇醒了，或者你正看电影的时候女朋友来了个电话，在处理器中非常常用的一个功能，与“查询”功能相对应。 PD：Power Down，断电。 断电不一定非要把芯片的外部供电给断掉，如果芯片自带PD脚，直接拉一下PD脚，也相当于断电了。摄像头上会用到这根线，因为一般的摄像头有3组供电，要控制三个电源直接断电，不如直接操作PD脚来的简单。（在USB Type-C接口中有一个Power

一、硬件工程师的职责与定位 首先，介绍下一个硬件产品的研发流程，如下图所示： 公司内所有的岗位是同等重要的，有些公司可能没有研发或者部分研发工作外包。虽然各团队的重要性是一致的，研发团队在产品开发中的位置应该更加核心，研发人员可以转去做市场、测试、供应链或者质量管理等，但市场等岗位的人却很难转做研发。一来研发门槛较高，二来研发工作接触面广。 硬件工程师在研发团队中重要的一员，硬件产品的研发团队大致组成如下图所示： 一个硬件产品的项目团队中，有两个和所有人打交道的角色，一是项目经理，另外一个就是硬件工程师。硬件工程师需要和各种研发人员打交道，协调工作，这也要求硬件工程师具有丰富的知识面、强大的协调能力。 对于硬件工程师来说一般可以大致分为四个阶段： 首先是初阶的硬件工程师 在别人指导下完成阶段三和四的一部分工作，应届毕业生入职3个月基本可以达到。 再来就是普通的硬件工程师 独立完成阶段三和四的工作，一般工作1到2年即可 然后就是资深的硬件工程师 主导完成阶段三和四的工作，参与完成阶段二总体设计的工作 最后专家级硬件工作师 主导完成阶段一和二的工作 这是我了解到的硬件工程师的一般大致发展趋势，那么对于硬件工程师来说，很多人都还是会很重视硬件工程师的发展现状及方向 硬件工程师现状： 对于 硬件工程师这行，方向宽，需求少 凡是通电的东西，上到飞机潜艇，下到手电门铃，都需要硬件工程师

文章目录 新专栏！一个硬件工程师的Python学习之路 新专栏！一个硬件工程师的Python学习之路 开个专栏用于记录自己学习Python的经历 2019.03.31 来源： CSDN 作者： AllMaxwell 链接： https://blog.csdn.net/weixin_44499188/article/details/88938154

从 PCB 设计到所有元件焊接完成为一个质量很高的电路板，需要PCB设计工程师乃至焊接工艺、焊接工人的水平等诸多环节都有着严格的把控。 影响PCB焊接质量主要有以下因素： PCB图、电路板的质量、器件的质量、器件管脚的氧化程度、锡膏的质量、锡膏的印刷质量、贴片机的程序编制的精确程度、贴片机的贴装质量、回流焊炉的温度曲线的设定等因素。 焊接厂本身无法逾越的环节就是PCB画图的环节。由于做电路设计的人往往不焊电路板从而无法获得直接的焊接经验，不知道影响焊接的各种因素;而焊接厂的工人不懂画板，他们只管完成生产任务，没有心思、更没有能力分析造成不良焊接的原因。由于这两方面的人才各司其职，难以有机结合。 硬件论坛 02 二、画PCB图时的建议 下面我就PCB画图的环节给画PCB图的设计布线工程师们提出一些建议，希望在画图的过程中能避免出现影响焊接质量的各种不良画法。将主要以图文的形式介绍。 1、关于定位孔：PCB板的四角要留四个孔(最小孔径 2.5mm)，用于印刷锡膏时定位电路板。要求X轴或Y轴方向圆心在同一轴线上，如下图： 2、关于Mark点：用于贴片机定位。PCB板上要标注Mark点，具体位置：在板的斜对角，可以是圆形，或方形的焊盘，不要跟其它器件的焊盘混在一起。如果双面有器件，双面都要标注。 设计PCB时，请注意以下几点： Mark点的形状如以下图案。(上下对称或左右对称)

【并发那些事】可见性问题的万恶之源 硬件工程师为均衡 CPU 与 缓存之间的速度差异，特意加的 CPU 缓存，竟然在多核的场景下阴差阳错的成为了并发可见性问题的万恶之源！( 本文过长，如果不是特别无聊，看到这里就可以了 ) 前言 还记得那些年，你写的那些多线程 BUG 吗？明明只想得到个 1 + 1 = 2 的预期，结果他有时候得到 1，有时候得到 3，但偏偏有时候他也会返回正确的 2。明明在本地运行的好好的，一上线一堆诡异的 BUG。你一遍一遍的检查代码，一行一行 debug，结果无功而返。 变量为何突然变异？代码为何乱序运行？条件为何形同虚设？欢迎收看今天的《走进科学》之半夜。。。哦，不对，欢迎阅读今天的《并发那些事》之可见性问题的万恶之源。就像上面说的，我们在写并发程序时，经常会出现超出我们认识与直觉的问题，而按我们的以往的经验，很难去察觉到他的问题所在。而又因为我们不了解他发生的诱因，即使我们按照书上的方案解决了，但是下次还是会出现。所以本文的主旨并不是解决问题的术，而是解决问题的道。一起来探究多线程问题的根源。 首先揭开谜底，大多数并发问题的发生都是这三个问题导致的， 可见性问题、原子性问题、有序性问题 。那么又是什么导致这三个问题的出现呢？本文将一步步解析可见性问题出现的原因。 核心矛盾 众所周知，电脑由很多的部件组成。其中最最最重要的有三个，它们分别是 CPU 、内存