算术逻辑单元

第二章 x86处理器架构 中央处理单元(CPU)处理算术和逻辑运算。它包含了有限数量的存储位置，即寄存器，一个高频时钟用于同步其操作，一个控制单元和一个算术逻辑单元。内存存储单元在计算机程序运行时，保存指令和数据。总线是一组并行线路，在计算机不同部件之间传输数据。 一条机器指令的执行可以分为一系列独立的操作，称为指令执行周期。3个主要操作分别为取值、译码和执行。指令周期中的每一步都至少要花费一个系统时钟单位，即时钟周期。加载和执行过程描述了程序如何被操作系统定位，加载入内存，再由操作系统执行。 x86处理器系列有三种基本操作模式：保护模式、实地址模式和系统管理模式。此外，还有一个虚拟8086模式是保护模式的一个特例。Intel 64处理器系列有两种基本操作模式： 兼容模式和64位模式。在兼容模式下处理器可以运行16位和32位应用程序。 寄存器位CPU内的存储位置进行命名，其访问速度比常规内存要快很多。以下是对寄存器的简要说明： l 通用寄存器主要用于算术运算、数据传输和逻辑操作。 l 段寄存器存放预先分配的内存区域的基址，这些内存区域就是段。 l 指令指针寄存器存放的是下一条要执行指令的地址。 l 标志寄存器包含的独立二进制位于控制CPU的操作，并反映ALU操作的结果。 x86有一个浮点单元（FPU）专门用于高速浮点指令的执行。 微型计算机的心脏是它的主板，主板上有CPU

算术运算单元ALU的设计与实现 这是2018年大三时的一个课程设计，在这里把相关技术和用到的知识分享给大家。（由于编者水平有限可能存在错误的地方，欢迎大家指正）题目给出的要求如下： 一、设计题目及要求 要求： 1．进行两个四位二进制数的运算。 2．算术运算：A+B,A-B,A+1,A-1 3．逻辑运算：A and B,A or B,A not, A xor B 注意：从整体考虑设计方案，优化资源的利用 二、设计过程及内容 2.1总体设计 ALU算术运算单元由以下几个部分构成： 图1 ALU运算单元系统结构图 为了尽可能减少资源的使用(或以相同的资源增加更多的功能)，在此系统的基础上，增加基于寄存器的分时复用输入模块进行改进。 图2 基于分时复用方法的ALU运算单元结构 ①输入模块 该模块用于两个四位二进制数的输入。通过使用实验箱的拨码开关，输入高低电平，表示二进制的 1和0，四组拨码开关组合可以表示一个四位二进制数。 ②逻辑运算单元 该模块用于两个四位二级制数的逻辑运算。通过列出一位二进制数逻辑运算的真值表（含有四种不同的逻辑运算功能），得出了一位二进制数逻辑运算单元的表达式（已使用卡诺图化简）。将按照逻辑表达式连接好的多个一位二进制逻辑运算单元进行组合，可得到多位二进制数逻辑运算单元。 通过使用“真值表+卡诺图”的方法将所有的逻辑运算的表达式融合在一起进行化简