时序逻辑电路

数字电路中某一端悬空，那么其相当于高电平 时序电路概述： 在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况。 与组合逻辑相比，时序逻辑电路有两个特点： 1：时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成。 2：存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。 输出方程 驱动方程（激励方程）内部输出方程 状态方程 时序电路的分类： 同步时序电路，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 时序电路的功能描述： 状态转移表： 时序图 时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律。 注；将激励方程代入到特征方程中得到状态方程。 例题： 自启动电路 时序电路中的所有无效状态经过数个CP脉冲波后都能进入有效状态环，称电路为可自启动电路。 寄存器（Regigter） 有延时功能 移位寄存器 计数器 计数器的主要功能是累计输入时钟脉冲的个数。它的应用是不仅可以用来计数，分频，还可以对系统进行定时、顺序控制等

组合逻辑电路的基本单元是门电路 时序逻辑（具有记忆功能）电路的基本单元是触发器 触发器定义： 　　能够记忆一位二值信号地基本逻辑电路。也是构成时序电路的基本单元电路 触发器特点： 　　具有俩个能自行保持的稳定状态，1态和0态；根据不同的输入信号可以置成1或0状态；输入信号消失后获得的新状态能够自动保持下来。 触发分类： 　　电路结构的不同：基本触发器，同步触发器（比基本触发器多了cp控制信号，实现了只能在时钟信号到达时，输入信号才起作用），主从触发器（俩个同步触发器组成，一个主触发器一个从触发器，cp控制用非门连接，解决了空翻问题），边沿触发器 　　逻辑功能不同：RS触发器，JK触发器，D触发器，T触发器和T‘触发器 　　存储数据的原理不同：静态触发器和动态触发器；静态触发器是依靠电路状态的自锁（反馈）存储数据，动态触发器是通过mos管栅极输入电容中存储电荷来存储数据 　　稳定状态的特点：双稳态触发器，单稳态触发器 来源： https://www.cnblogs.com/wanjn/p/7774261.html

同步时序逻辑电路的分析方法： 　　分析一个时序逻辑电路（如下），就是要通过分析找出时序电路的逻辑功能来。具体地说，就是要求找出 电路的状态和输出的状态 在 输入变量和时钟信号 作用下的变化规律。 1、从给定的逻辑图中写出每个触发器的 驱动方程 （存储电路中每个触发器输入信号的逻辑函数式）。 2、将以上驱动方程带入相应的触发器的特性方程（例如 Q * = JQ' + K'Q），得出每个触发器的 状态方程 。 3、从给定的逻辑图中写出电路的 输出方程 。 　　以上三个方程组成了时序电路的逻辑功能的描述方程。 时序电路状态转换全部过程的描述方式还有 状态转换（真值）表、状态转换图、时序图（波形图） 。 状态转换表： 状态转换图： 时序图： 异步时序逻辑电路的分析方法： 　　 与同步时序逻辑电路的分析方法不同的是，在异步时序逻辑电路中，每次电路状态发生转换时并不是所有的触发器都有时钟信号（你需要找出每次电路状态转换时哪些触发器被触发哪些不被触发），而只有那些有“时钟信号”的触发器才需要用特性方程去计算次态，没有“时钟信号”的触发器将保持原来的状态不变。 来源： https://www.cnblogs.com/PG13/p/11583711.html

　　 时序逻辑电路 分为同步时序逻辑电路和异步时序逻辑电路两大类： 　　在 同步时序逻辑电路 中有一个公共的时钟信号（共享的系统时钟 Sys_Clk）（从一到多，可以理解为时钟树 Clock Tree），电路中各记忆元件受它严格的统一控制，只有在该时钟信号有效沿（上升沿或者下降沿）到来时，记忆元件的状态才会发生变化，从而使得时序电路的输出发生变化，并且一个时钟信号有效沿只对应一次记忆元件的状态和电路输出状态的改变。也就是说，改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 X 有无变化，状态表中的每个状态都是稳定的。（比如 Ｄ 触发器，只有当上升沿到来时，寄存器才把 D 输入端的数据（高低电平）传到 Q 输出端。） 　　同步时序逻辑中最基本的储存元件是触发器。 　　同步逻辑是时钟之间有固定的因果关系。 　　同步时序逻辑的核心逻辑用触发器实现，电路的主要信号、输出信号灯都由某个时钟沿驱动产生。可以很好的避免毛刺，利于器件移植，有利于 STA、验证设计时序性能。 　　在 异步时序逻辑电路 中不存在单一的主控时钟，其工作节奏不一致，主要是用于产生地址译码器、FIFO 和异步 RAM 的读写控制信号脉冲。除了可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件。由于异步电路没有统一的时钟，所以状态变化的时刻是不稳定的

　　根据逻辑功能的不同特点，可以将数字电路分成两大类，一类称为组合逻辑电路（简称组合电路），另一类称为时序逻辑电路（简称时序电路）。 　　组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。它类似于电阻性电路，如加法器、译码器、编码器、数据选择器等等都属于此类。 　　时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关（具有记忆功能）。它主要由存储电路和组合电路两部分组成。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等等电路都是时序电路的典型器件。 　　组合逻辑电路和时序逻辑电路的分析和设计方法也不一样。 来源： https://www.cnblogs.com/PG13/p/11567525.html