上拉电阻

推挽输出：可以输出高、低电平，连接数字器件；推挽结构一般是指两个三极管分别受两个互补信号的控制，总是在一个三极管导通的时候另一个截止。高低电平由IC的电源决定。 推挽电路是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载抽取电流。推拉式输出级既提高电路的负载能力，又提高开关速度。 二、开漏输出：输出端相当于三极管的集电极，要得到高电平状态需要上拉电阻才行。适合于做电流型的驱动，其吸收电流的能力相对强（一般20mA以内）。开漏形式的电路有以下几个特点： 1、利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经上拉电阻、MOSFET到GND。IC内部仅需很小的栅极驱动电流。 2、一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。比如加上上拉电阻就可以提供TTL/CMOS电平输出等。（上拉电阻的阻值决定了逻辑电平转换的速度。阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。） 3、开漏输出提供了灵活的输出方式

USB的上拉下拉电阻不是随便接任意一个电阻就OK了。 当USB作为HOST的时候在USB的D+ 和D- 上要接15K的下拉电阻，这样在没有USB设备插入时，D+和D-始终保持低电平。 当USB作为Slave从设备的时候，可以通过上拉电阻来设置不同的频率。D+ 上接1.5K的上拉电阻时，可以工作到高速率模式例如12MBps。当D-接1.5K的上拉电阻时，工作在低速率模式，例如：1.5MBPs USB自动识别是高速还是低速，就是靠D+和D-上的上拉电阻来区别的。电阻的阻值不规范会影响USB自动识别分配资源。就会出现不能发现硬件等问题。 所以USB上的上拉电阻不是随便放的。 USB OTG（on the go） 既可以做host又可以做client 我们一般是作为client接受pc传输数据，作为host时可以接打印机直接把手机中的照片打印出来 判别是host还是client是靠USB_ID这根pin 当作为client时，USB_ID基本是悬空的（内部有上拉） 如果侦测到USB_ID被拉低，就被认为是作为host，向外输出 所以需要外部client设备把USB_ID拉低 来源： https://www.cnblogs.com/wxy-cool/archive/2013/04/24/3039792.html

关于USB的上下拉电阻，不是随便接个任意阻值的电阻就ok了。 当你的USB为 主设备 的时候，D+、D-上分别接一个15K的下拉电阻，这样可以使得在没有设备插入的时候，D+、D-上始终保持低电平； 当为 从设备 接口时，可以通过在上拉电阻来设置不同的传输速率，当D+接一个1.5K上拉电阻，可以工作在高速率模式如12MBPs，当D-接1.5K上拉电阻，工作在低速率模式，如1.5MPBs。 主USB自动识别从设备为高速还是低速就靠上拉电阻在D+还是D-上区别，电阻阻值的不规范会影响usb自动识别分配资源，出现不能发现硬件或使用到一般硬件发现失败等现象，所以不要随便上下拉电阻，先规范USB的硬件接口电路。 来源： https://www.cnblogs.com/ahuo/p/4343600.html

补上上次的 上次按键输入一直感觉太简单。没有用到之前说的上拉电阻什么的 今天看明白了，如果GPIO默认配置的话，要外接一个1-10KΩ的上拉电阻。 但是STM32内置上拉电阻,GPIO配置成上拉模式后，就可以不接上拉电阻了。 测试顺利。 来源： CSDN 作者： rgj_cn 链接： https://blog.csdn.net/rgj_cn/article/details/104610912

漏极开路是驱动电路的输出三极管的集电极开路，可以通过外接的上拉电阻提高驱动能力。 这种输出用的是一个场效应三极管或金属氧化物管（MOS），这个管子的栅极和输出连接，源极接公共端，漏极悬空（开路）什么也没有接，因此使用时需要接一个适当阻值的电阻到电源，才能使这个管子正常工作，这个电阻就叫上拉电阻。 漏极开路输出，一般情况下都需要外接上拉电阻，以使电路输出呈现三态之高阻态，例如，在有些芯片的引脚就定义为漏极开路输出；还有一些带漏极开路输出的反向器等都需要外接上拉电阻才能正常工作。 三极管（共射极）在数字电路中用到它的截止区和饱和区，因为在数字电路中输入信号是大幅度的脉冲信号，当输入为低时，三极管工作在截止区，输出Vce为高。当输入为高时，三极管工作在饱和区，输出Vce为低。 A：我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合

在一些PCB的layout中，大家往往会看到在I2C通信的接口处，往往会接入一个4.7K的电阻，有的datasheet上面明确有要求，需要接入，有的则没有要求。 I2C接口 对于单片机来讲，有些IO内部的上拉电阻可以使能，这样就省去了外部的上拉电阻，这是对于单片机带有标准I2C通信协议接口，若是只带有模拟I2C协议接口，那么就需要考虑接入上拉电阻问题。下图是摄像头进行配置通信时SCL和SDA需要进行上拉电阻的连接。 在大多数情况下，由于I2C接口采用Open Drain机制，器件本身只能输出低电平，无法主动输出高电平，只能通过外部上拉电阻RP将信号线拉至高电平。因此I2C总线上的上拉电阻是必须的，如图1所示。 图1 因为I2C总线在空闲时必须拉高，只有是高的才能拉成低的，所以这是之所以规定空闲时必须为高的一个原因，要是保持“低”的话，那是不可能成为“多主”总线的。 其实I2C总线接口在工作时只会检测高低电平，他不会在乎有无上拉电阻的问题，所以总线必须满足时序要求。 上拉电阻的大小，会牵扯到两个问题，一个是功耗，一个是速度问题，两者是一个矛盾体。如果你想尽量提高速度，那么就牵涉到总线电容的问题，其实很容易理解，上拉电阻与总线的电容形成了RC，高速时将直接影响通讯！因为总线拉高时有个充电时间以及高电平的阀值

一、推挽输出：可以输出高、低电平，连接数字器件；推挽结构一般是指两个三极管分别受两个互补信号的控制，总是在一个三极管导通的时候另一个截止。高低电平由IC的电源决定。 推挽电路是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载抽取电流。推拉式输出级既提高电路的负载能力，又提高开关速度。 二、开漏输出：输出端相当于三极管的集电极，要得到高电平状态需要上拉电阻才行。适合于做电流型的驱动，其吸收电流的能力相对强（一般20mA以内）。开漏形式的电路有以下几个特点： 1、利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经上拉电阻、MOSFET到GND。IC内部仅需很小的栅极驱动电流。 2、一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。比如加上上拉电阻就可以提供TTL/CMOS电平输出等。（上拉电阻的阻值决定了逻辑电平转换的速度。阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。） 3

　　输入上拉：当IO口作为输入时，比如按键输入，而按键是与地连接，按下时为低电平，则没按下时该IO口应为高电平，上拉即是该IO口通过一个电阻与电源相连，则没按下时为高电平，按下即为低电平。 输入下拉：同理此时按键与电源相连，按下即为高电平，下拉就是该IO口通过一个电阻与地相连，没按下为低电平，按下为高电平。 　　 推挽输出：作为普通的IO口输出高低电平 　　STM32的输入输出管脚有下面8种可能的配置：（4输入、2输出、2复用输出） 　　　　1、浮空输入_IN_FLOATING 　　　　2、带上拉输入_IPU 　　　　3、带下拉输入_IPD 　　　　4、模拟输入_AIN 　　　　5、开漏输出_OUT_OD 　　　　6、推挽输出_OUT_PP 　　　　7、复用功能的推挽输出_AF_PP 　　　　8、复用功能的开漏输出_AF_OD 上拉：输入高电平，然后接一个上拉电阻（起保护作用），上拉就表示该端口在默认情况下输入为高电平； 浮空：就相当于此端口在默认情况下什么都不接，呈高阻态； 开漏输出：就是不输出电压，低电平时接地，高电平时不接地。如果外接上拉电阻，则在输出高电平时电压会拉到上拉电阻的电压电压。这种方式适合在连接的外设电压比单片机电压低的时候； 推挽输出：就是单片机引脚可以直接输出高电平电压，低电平时接地，高电平时输出单片机电源电压。这种方式可以不接上上拉电阻

/**************************************************************************//** * @file main.c * @version V3.00 * $Revision: 3 $ * $Date: 15/09/02 10:03a $ * @brief Demonstrate how to set GPIO pin mode and use pin data input/output control. 演示如何设置GPIO引脚模式并使用引脚数据输入/输出控制。 * @note * Copyright (C) 2013~2015 Nuvoton Technology Corp. All rights reserved. * ******************************************************************************/ #include "stdio.h" #include "M451Series.h" #include "NuEdu-Basic01.h" #define PLL_CLOCK 72000000 void SYS_Init(void) { /*----------------------------------------------

(一)上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 (二)上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 (三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2． 下级电路的驱动需求