去耦电容

PCB设计前准备 1、准确无误的原理图。包括完整的原理图文件和网表，带有元件编码的正式的BOM。原理图中所有器件的PCB封装（对于封装库中没有的元件，硬件工程师应提供datasheet或者实物，并指定引脚的定义顺序）。 2、提供PCB大致布局图或重要单元、核心电路摆放位置、安装孔位置、需要限制定位的元件、禁布区等相关信息。 设计要求 设计者必须详细阅读原理图，与项目工程师充分交流，了解电路架构，理解电路工作原理，对于关键信号的布局布线要求清楚明了。 设计流程 1、PCB文档规范 文件命名规则：采用编号方法控制PCB文件的版本。文件名的构成为：项目代号-板名-版本号-日期。 说明： 项目代号：对于不同项目工程采用内部编号表示，如安维–AW，数伦–SL等。 板名：用英文作简单的说明。例如底板–mainboard，面板–panel等。 版本号统一采用两位，即V10、V11、V30…。如果有原理图的变化，版本升级改变第一位数字，如V10-V20；如果只是布局布线的变化，版本升级改变第二位数字，即V10-V11以此类推。 日期：包含年月日，格式为20100108。 整个编码中只能包含数字和字母，以中划线连接。 例子： 以安维底板为例，文件名为：AW-mainboard-v10-20100108 2、确定元件的封装 打开网表，将所有封装浏览一遍，确保所有元件的封装都准确无误，特别是封装的尺寸

《电子开发学习》的公众号有三篇文章讲述去耦电容的知识，讲的是电源的输入端到输出端之间，添加一个去耦电容，用于将电源的高频信号滤去掉，给DC 电源尽可能光滑的信号，理想很值的信号，是不太可能的，够用就行。 下面摘取部分内容： 本质上我们设计的所有电路可以像下图一样抽象一下： 板子上有n个不同的负载（比如某个运放电路、MCU的内核、MCU的IO、ADC、时钟），每个负载都需要稳定地供电 - 电压稳定、干净，电流充足，在此图上我只画出2个负载进行举例； 电源产生电路，它为每个负载提供能源 每个负载要正常工作，前提就是负载上的供电电压要 稳 ，如果是5V，就得是尽可能干净的5V，如下图： 负载内的器件们工作起来，都要动态地吸收电流，供电电压就变成了下面的鸟样子： 也就是在5V的DC上叠加了各种高频率的噪声，这些噪声是由于器件对供电电流的需求导致的电压波动，可以看成是在DC 5V上“耦和”了由于器件工作带来的AC噪声。 这样耦和了AC的DC供电电压不仅会影响本负载区域内的电路的工作，也会影响到其它连接在同一个VCC上的其它负载的工作，有可能导致那些负载的电路工作出现问题。 怎么办呢？当然就是把每个地区的问题控制在该地区范围内喽： 电源供电取决于变换的方式，其供电本身在DC上就有纹波，因此我们需要在电源输出Vout端要有电容C1（我们可以看成是 国家粮仓 ）负责将供电电压上的噪声降到尽可能的低