lvds信号

本篇博文使用Rockchip平台RK3288主控，向大家分享自己总结的Rockchip平台LCD调试的一些经验。 Platform : Rockchip Soc : RK3288 System : Android 5.1 RK3288的LCD调试，根据屏幕规格书对dts作相应的修改基本都可点亮,配置也较为简单，有几个概念容易混淆，单纯的点屏基本上不需要了解相关的LVDS，EDP协议等。本篇博客大致讲述RK平台LVDS、EDP屏的调试经验，协议部分不会涉及，MIPI屏部分暂时还未深入了解。 在fb驱动这块，大致分为了四部分，rk_screen首先会读取dts中screen信息，传给screen_type驱动(本例也就是rk32_lvds.c)，这些信息最终都会被fb获取。详细的流程分析请参考博文： RK平台fb源码分析系列 贴一个LVDS屏参的实例，仅供参考: disp_timings: display-timings { native-mode = < &timing0 > ; timing0: timing0 { screen-type = < SCREEN_LVDS > ; lvds-format = < LVDS_8BIT_2 > ; out-face = < OUT_P888 > ; color-mode = < COLOR_RGB > ; clock-frequency

本资料目录 一、屏规格信息 二、常见问题及解决方法 三、配屏后的自检工作 屏规格信息-色彩分辨率 色彩分辨率是指显示屏能显示的颜色深度，一般以位数来描述，如：10Bit、8Bit、6Bit。而规格书有时也会以可显示的颜色数量来描述，如：16.7M。颜色数量和位数的关系是：颜色数量= 。以8Bit 的显示屏为例，可显示的颜色数量为:Display Colors = 。颜色位数的设定会影响显示屏对画面细节部分的显示。设定不当时会出现画面细节模糊或屏幕亮度变低。 色彩分辨率在视觉上的差异： 屏规格信息-物理分辨率 物理分辨率是指显示屏在水平方向和垂直方向能显示的画面点数。目前用得较多的屏物理分辨率为1920x1080 及1366x768。而分辨率为1920x1080 的屏就是通常所说的全高清屏，而分辨率为1366*768 的屏称为标清屏。除了这两种分辨率，还有1440*900 及4096x2048等分辨率，但不常用。屏物理分辨率是软件配屏需要设定的重参数之一。设置不正确时，显示屏会出现花屏及黑屏现象。售后在使用替换法解决屏损坏的机器时，用作替换的屏的分辨率需与机芯原配屏的分辨率一致。 屏规格信息-背光控制方式及PWM频率设定 屏背光的亮度变化是由软件控制背光电源的电压或电流实现，控制方式目前有分两种：直流电平控制及PWM 脉宽控制。直流电平控制和PWM 脉宽控制在软件上的表现都为脉宽控制

参考资料： 关于 LVDS 电平 LVDS 电平 PECL、LVDS 和 CML 电平 高速数字逻辑电平（8）之 LVDS 　　 LVDS(Low-Voltage Differential Signaling, 低电压差分信号 ) 是美国国家半导体于 1994 年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或者一点对多点的连接； LVDS 技术规范有两个标准，即 TIA (电讯工业联盟)/ EIA (电子工业联盟)的 ANSI/TIA/EIA-644 标准 与 IEEE 1596.3 标准，所以 LVDS 接口也称为 RS-644 接口。 一、 LVDS 工作原理 　　 LVDS 的典型工作原理如图 1 所示，主要由驱动器和接收器两部分组成。 LVDS 的驱动器由驱动差分对和电流源组成，电流源的电流通常为 3.5mA ； LVDS 的接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过 100Ω 的电阻，并在接收器的输入端产生大约 350mV 的电压；当驱动器电平翻转时，流经电阻的电流方向被改变，因此在输出端产生相应的逻辑 "1" 和逻辑 "0" 状态。 图 1 LVDS 电平工作原理电路图 二、 LVDS 的优点 　　2.1、高速传输能力 　　　　 LVDS 技术的恒流源模式和低摆幅输出都意味着 LVDS 能高速驱动

http://hi.baidu.com/hieda/blog/item/4c53ed2b4c4dc7f9e6cd40fe.html 数字电平标准 [部分转帖] 下面总结一下各电平标准。和有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL ：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL ： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL ： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了

http://hi.baidu.com/hieda/blog/item/7c1b35c294d36b36e4dd3b65.html 简 介： 介绍了LVDS（低电压差分信号）技术的原理和应用，并讨论了在单板和系统设计中应用LVDS时的布线技巧。 １ LVDS介绍 LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。 减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。 LVDS物理接口使用1.2V偏置提供400mV摆幅的信号 （使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而定。而ＧLVDS是一种发展中的标准尚未确定的新技术