FPGA最简开发流程
设计定义 (这个设计要做什么) ↓ ↓ → 原理图 (早期简单设计) 设计输入 → HDL (用硬件描述语言进行描述) → IP (稍复杂的设计,用厂家提供的IP核) ↓ ↓ 分析综合 (分析设计所描述的逻辑功能,并报告设计中语 ↓ 法核逻辑错误) ↓ 功能仿真 ↓ ↓ 板级调试 ↓ ↑ 布局布线 ↓→→ 时序仿真 →→→ 板级验证 →→ 动态时序分析 ↑ 仿真的作用: 1.验证你所设计的逻辑是否正确; 2.辅助分析设计里面存在的问题; 3.协助了解我们设计的代码对应的逻辑电路运行时的信号波形。 —————————————————————————— 来自小梅哥培训视频 来源: CSDN 作者: Deilay 链接: https://blog.csdn.net/qaz821915893/article/details/104651454