ISE

一、介绍 本人第一次写博客，如有不妥，还请众多大佬多多包涵和指点，感激不尽 首先，先介绍一下这个项目 目前这个软件内置了53个电视节目，可以直接播放，并且支持手动输入链接播放视频，支持rtmp播放和网络视频。目前这个项目不太完善，但是还是有三个方向可以作为之后扩展的，1直播客户端，2视频播放器，3电视节目播放器。 电视节目取流地址来自：https://blog.csdn.net/qq_32502511/article/details/106855117 在此感谢作者(刘延林 | 梦陆)分享，侵删 app下载地址如下： https://wws.lanzous.com/igpnaga69sj 密码:bc3b ipa下载地址如下(只支持越狱iOS安装)： https://wws.lanzous.com/iSE86ga69de 密码:b1eq 项目下载地址如下： https://wws.lanzous.com/ixdUEga69qh 密码:3vxh 截图如下： 二、代码实现 本人制作的首页极其简陋，如有需要请自行修改。 首页代码如下： < template > < view class = " content " > <!-- 用for循环将每个节目的按钮及文字输出 --> < view class = " listview " v-for = " (item,index) in tv

下一代安全网络访问解决方案 洞察网络受到的一切***。始终如一且富有效率地提供访问功能。减轻复杂访问管理的压力。 特点和优势 查看并共享丰富的用户和设备详细信息 在简单而灵活的界面中显示用户和设备。ISE 可通过 Cisco Platform Exchange Grid (pxGrid) 与 合作伙伴平台 共享详细信息，使其了解用户、设备和网络的具体情况。 从单一位置控制所有访问活动 简化跨有线、无线和 *** 连接的网络访问流程。跨所有类型的无线接入点实现策略级联，并通过 思科 TrustSec 软件定义的分段来执行策略。 阻止并遏制威胁 ISE 能够通过动态控制网络访问降低风险并遏制威胁。它可以评估漏洞，应用威胁情报，并遏制可疑设备，以便采取补救措施。我们称之为 思科快速遏制威胁解决方案 。 如何部署 思科 ISE 拥有灵活且高度可扩展的许可模式，可根据您期望的结果进行调整。 选择一个部署模式 从丰富的部署选项中进行选择：AAA，802.1X，访客；自带设备 (BYOD)，pxGrid，移动设备管理等等。 选择终端数量 ISE 每个部署可扩展最多 50 万个并发会话和最多 150 万个终端。堪称业界最佳。 选择设备 我们的物理和虚拟设备均基于思科 UCS C220 服务器，并配置为支持 ISE。 获取部署服务 快速完成部署并投入运行，并且不会造成任何中断

　　项目当中需要正弦信号与余弦信号，首先想到了DDS芯片，例如AD9833、AD9834。由于还需要用FPGA 做一些数据处理，后来干脆直接用FPGA 内部的DDSIP核，同时根据IP核内部的相位累加端口，设置触发信号，使得触发信号更加准时，并且通过PSD 算法计算有效值，相位差更小，精度更高。 　　首先了解DDS的原理： 　　1、 DDS技术是根据奈奎斯特取样定律，从连续信号的相位出发，将正弦信号取样，编码，量化，形成一个正弦函数表，存在EPROM中，合成时，通过改变相位累加器的频率字来改变相位增量，也就是我们所称的步长。相位增量的不同导致一个周期内取样点的不同，在时钟频率即采样频率不变的情况下，通过相位的改变来改变频率。 　　2、 DDS 以数控振荡器的方式，产生频率、相位可控制的正弦，电路包括了基准时钟源、相位累加器、相位调制器、正弦ROM 查找表、D/A 转换 器和低通滤波器等。 频率控制字N 和相位控制字M 分别控制DDS 所输出的正弦波的频率和相 位。DDS 系统的核心是相位累加器，它由一个N 位累加器与N 位相位寄存器构成。时钟脉冲每触发一次， 累加器便将频率控制数据与相位寄存器输出的累加相位数据相加， 然后把相加后的结果送至相位寄存器的数据输入端。 相位寄存器将累加器在上一个时钟作用后所产生的新相位数据反馈到累加器的输入端，

微软年初的时候更新了Exchange Online Powershell V2 的版本。因为疫情，我也没关注，毕竟旧版本的脚本还是可以继续运行的。今天刚好有空，测试了一下新版本，发现稳定性和速度果然大幅度提高了，回头就把旧版本的脚本给修改了。 下面看看新版本的使用方式。 安装： #第一行的目的是把安全协议更改为tls1.2， PS5 默认的tls1.0现在已经不支持了，如果直接使用Install-Module会报错 [Net.ServicePointManager]::SecurityProtocol = [Net.SecurityProtocolType]::Tls12 #下面两行是用来安装或者更新PowerShell Gallery的安装模块 Install-Module -Name PowerShellGet -Force Update-Module -Name PowerShellGet #下面两行是用来安装或者更新ExchangeOnlineManagement模块， 旧版本我们还需要登陆进Exchange Admin去下载，新版本直接可以通过PowerShell Gallery安装了 Install-Module -Name ExchangeOnlineManagement Update-Module -Name ExchangeOnlineManagement

今天给大侠带来基于FPGA的CAN总线控制器的设计，由于篇幅较长，分三篇。今天带来第二篇，中篇，CAN 通信控制器的具体实现。话不多说，上货。 导读 CAN 总线（Controller Area Network）是控制器局域网的简称，是 20 世纪 80 年代初德国 BOSCH 公司为解决现代汽车中众多的控制与测试仪器之间的数据交换而开发的一种串行数据通信协议。目前，CAN 总线已经被列入 ISO 国际标准，称为 ISO11898。CAN 总线已经成为工业数据通信的主流技术之一。 CAN 总线作为数字式串行通信技术，与其他同类技术相比，在可靠性、实时性和灵活性方面具有独特的技术优势，主要特点如下： CAN 总线是一种多主总线，总线上任意节点可在任意时刻主动地向网络上其他节点发送信息而不分主次，因此可在各节点之间实现自由通信。 CAN 总线采用非破坏性总线仲裁技术。但多个节点同时向总线发送信息时，优先级低的节点会主动退出发送，而最高优先级的节点可以不受影响地继续传输数据，从而大大节省总线冲突的仲裁时间。即使在网络负载很重的情况下也不会发生网络瘫痪情况。 CAN 总线的通信介质可以是双绞线、同轴电缆或光导纤维，选择灵活。 CAN 总线的通信速率可达 1Mbit/s（此时通信距离最长为 40 米），通信距离最远可达 10km（速率在 5kbit/s 以下）。 CAN

Osc乱弹歌单（2020）请戳（ 这里 ） 【今日歌曲】 @ watergood ： 是时候分享一波我的这张纯音乐歌单了，过去的五年多时间里，我陆陆续续地把听到的好听的纯音乐添加了进去，目前一共65首，相信总有那么一首会带给你好心情。 Don Coi (Instrumental) - Truong Quynh Anh 手机党少年们想听歌，请使劲儿戳（ 这里 ） @ zhenruyan ：谁敢说自己是普通人。。。 没错 完全符合的绝对是少数派的人生， 而我呢？ “长得好看的人才贴近青春，至于我……” 别人光鲜亮丽的背后是遭罪么？ 当然不是， @ clouddyy ：你以为别人光鲜亮丽的背后是遭罪，但实际上别人背后也是滋润人生！ 咱们家里穷的， 贼进来转一圈， 骂着人走了。 “贼也是有道德底线的，没偷走你一箱油。” 其实咱们这些普通人， 真是经不起一点风浪， 碰到车祸、火灾、水灾、重大疾病。 家里能承受的了么？ 其实只是遇到恶人，就不知道该怎么应对吧。 来跟我读一遍，社会主义核心价值观。 @ FalconChen ：社会主义核心价值观：富强、X主、文明、和谐，自由、平等、公正、法治，爱国、敬业、诚信、友善 希望这些能教化那些恶人， 不然遇到了他们， 该怎么应对？ 不过你也不算是普通人生啊， 人家普通人生最起码有女友啊， 你…… @ 寰宇01 ：4000工资，500块钱鞋

最近在开发万兆网mac，由于发送和接收要在数据的尾端添加或者校验CRC32_64，决定写一篇关于CRC的文章，此博客的意义在于帮助自己和大家理解FPGA并行CRC的实现方式，为了简单说明，以CRC32_8为例讲解。 1、CRC32_8生成多项式：CRC32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X1+1 2、CRC校验原理 （1）将发送数据左移K位，右侧补零（其中K为生成多项式最高次幂）； （2）用移位补零后的数据对G(x)进行模2除法（其实就是异或运算）； （3）用得到的余数即为该数据的CRC校验码； 3、首先采用串行方式实现CRC32_8的校验功能 4、数据由高位依次输入，当输入最后1bit数据时，CRC寄存器中即为校验值，同时如果将D0时刻的表达式表示出来，则为并行CRC的计算公式。 CRC[0] = D[6] ^ D[0] ^ C[24] ^ C[30]; CRC[1] = D[7] ^ D[6] ^ D[1] ^ D[0] ^ C[24] ^ C[25] ^ C[30] ^ C[31]; CRC[2] = D[7] ^ D[6] ^ D[2] ^ D[1] ^ D[0] ^ C[24] ^ C[25] ^ C[26] ^ C[30] ^ C[31]; CRC[3] = D[7] ^ D[3] ^ D[2] ^ D[1

https://www.sdnlab.com/23135.html 编者按 ：近年来，软件定义网络(SDN)如同海藻一样疯狂地席卷全球。但火热的SDN真的安全吗？Gartner分析师Neil MacDonald表示“SDN创建了一个抽象层，这将带来很多新的攻击面，例如OpenFlow协议、供应商API等”。为解决这难题，一种新型的安全模型软件定义边界（Software Defined Perimeter）诞生了,国际云安全联盟（CSA）表示“SDP被设计为与软件定义网络（SDN）高度互补”。 1993年，美国著名卡通漫画家Peter Steiner发表了一幅闻名全球的漫画：一条狗蹲在电脑前对另一条狗说“互联网上没人知道你是一条狗”。这句话放在今天也依旧正确。当你坐在电脑旁真的能确定你对面的“用户”是谁？如何验证远程连接对面的人(或者狗)，是网络安全工作的一大重要问题。 SDP到底是什么？ 软件定义的边界（SDP）是由云安全联盟（CSA）开发的一种安全框架，它根据身份控制对资源的访问。该框架基于美国国防部的“need to know”模型——每个终端在连接服务器前必须进行验证，确保每台设备都是被允许接入的。其核心思想是通过SDP架构隐藏核心网络资产与设施，使之不直接暴露在互联网下，使得网络资产与设施免受外来安全威胁。 SDP有时被说成是“黑云”，因为应用架构是“黑”的—

1.什么是xilinx fpga全局时钟资源 　　时钟对于一个系统的作用不言而喻，就像人体的心脏一样，如果系统时钟的抖动、延迟、偏移过大，会导致系统的工作频率降低，严重时甚至会导致系统的时序错乱，实现不了预期的逻辑功能。xilinx fpga内的全局时钟资源可以很好的优化时钟的性能，因此在设计时要尽可能多的使用fpga内部的时钟资源。xilinx fpga内部的全局时钟采用全铜工艺实现，配合专用时钟缓冲和驱动结构，可以使进入全局时钟网络的时钟到达fpga内部各个逻辑单元的抖动和延迟最小。全局时钟资源是专用布线资源，存在于全铜布线层上，使用全局时钟资源不会影响芯片的其他布线资源。最好的全局时钟解决方案是：让时钟从全铜工艺的全局时钟输入管脚进入fpga，然后经内部的全局时钟缓冲单元去控制各个触发器。xilinx常用的全局时钟资源原语有：全局时钟缓冲IBUFG、差分全局时钟缓冲IBUFGDS、全局缓冲BUFG、数字时钟管理单元DCM、锁相环PLL。 2.全局时钟资源的使用方法 　　IBUFG是从全局时钟输入管脚输入的单端时钟的第一级缓冲，IBUFGDS是指的是差分时钟的缓冲。只要是从全局时钟管脚的输入的时钟必须要经过IBUFG，如果不经过，那么ise在布局布线时就会报错，反之如果使用了IBUFG，那么信号一定是从全局时钟输入管脚输入的

一、软件与硬件平台 软件平台： 操作系统：Windows 7 64-bit 开发套件：ISE14.7 硬件平台： FPGA型号：XC6SLX45-CSG324 QSPI Flash型号：W25Q128BV 二、背景介绍 　　在FPGA开发过程中，如果我们把bit文件下载到FPGA中，那么当FPGA掉电以后，bit文件就丢失，再次上电的时候，代码就不会运行了。如果想掉电以后，代码还可以运行，那么必须把编译好的文件下载到外部的QSPI Flash中。当文件下载到外部的QSPI Flash中以后，由于QSPI Flash是一种非易失性存储器，掉电以后里面的数据并不会丢失，待重新上电以后，FPGA会自动读取QSPI Flash中的数据把代码加载到FPGA内部的RAM中运行。 　　由于bit不能直接下载到QSPI Flash中，所以必须先把bit文件转化为.mcs文件或者.bin文件，然后才能下载到QSPI Flash中。 　　本文主要教大家如何把bit文件转化为.bin文件和.mcs文件，然后下载到外部的QSPI Flash中。同时为了加快上电以后FPGA加载QSPI Flash中mcs文件的速度，我们可以把bit文件配置为4线模式(前提是你的硬件必须支持四线模式)，并修改加载的时钟频率，从而大大加快FPGA的启动速度。 三、目标任务 1、把编译好的bit文件转化为.bin文件 2