fifo存储器

一、DMA简介 DMA传输实现高速数据移动过程无需任何CPU操作控制。 DMA控制器是独立于Cortex_M4内核的。 STM32F407共有2个DMA控制器，DMA1只有外设到存储器和存储器到外设的传输模式，DMA2具有外设到存储器、存储器到外设以及存储器到存储器的传输模式。 传输模式： 1》外设到存储器（P--->M）：把外设数据寄存器内容转移到指定的内存空间。 2》存储器到外设（M--->P）：把特定存储区内容转移到外设的数据寄存器中。 3》存储器到存储器（M--->M）：把一个指定的存储区内容拷贝到另一个存储区空间。 二、功能框图 （1）外设通道选择 每个DMA控制器具有8个数据流，每个数据流对应8个外设通道，每个通道对应不同的DMA请求。 外设通道选择要解决的主要问题是决定哪一个外设作为该数据流的源地址或者目标地址。 每个外设请求都占用一个数据流通道，相同外设请求可以占用不同数据流通道。 （2）仲裁器 仲裁器用来管理判断哪个数据流的优先级高。 仲裁器管理数据流方法分为两个阶段：第一阶段数据软件阶段，在配置数据流时可以通过寄存器设定它的优先级别，可以设置为非常高、高、中和低四个级别。第二阶段数据硬件阶段，如果两个或两个以上数据流软件设置优先级一样，则它们优先级取决于数据流编号，编号越低优先级越高，比如数据流2优先级高于数据流3。 （3）FIFO

1. FIFO简介 FIFO是一种先进先出数据缓存器，它与普通存储器的区别是没有外部读写地址线，使用起来非常简单，缺点是只能顺序读写，而不能随机读写。 2. 使用场景 数据缓冲：也就是数据写入过快，并且间隔时间长，也就是突发写入。那么通过设置一定深度的FIFO，可以起到数据暂存的功能，且使得后续处理流程平滑。 时钟域的隔离：主要用异步FIFO。对于不同时钟域的数据传输，可以通过FIFO进行隔离，避免跨时钟域的数据传输带来的设计和约束上的复杂度。比如FIFO的一端是AD，另一端是PCI；AD的采集速率是16位100KSPS，每秒的数据量是1.6Mbps。而PCI总线的速度是33MHz,总线宽度是32位 用于不同宽度的数据接口。例如单片机是8位，DSP是16。 3. 分类 同步FIFO：指读时钟和写时钟是同一个时钟 异步FIFO：指读写时钟是不同的时钟。 4. FIFO的常见参数 FIFO的宽度：即FIFO一次读写操作的数据位； FIFO的深度：指的是FIFO可以存储多少个N位的数据（如果宽度为N）。 满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）。 空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出

完整教程下载地址： http://www.armbbs.cn/forum.php?mod=viewthread&tid=86980 第42章 STM32H7的DMA基础知识和HAL库API 本章节为大家讲解DMA1（Direct memory access controller，直接存储器访问控制器）和DMA2，相比前面章节的BDMA，功能要强些，属于通用型DMA。 42.1 初学者重要提示 42.2 DMA基础知识 42.3 DMA的HAL库用法 42.4 源文件stm32h7xx_hal_dma.c 42.5 总结 42.1 初学者重要提示 DMA1和DMA2均支持8路通道。虽然是8路，但这8路不是并行工作的，而是由DMA的仲裁器决定当前处理那一路。 DMA最大传输次数65535次，每次传输单位可以是字节、半字和字。 DMA的循环模式不可用于存储器到存储器模式。 DMA1和DMA2带的FIFO是4个32bit的空间，即16字节。 使用DMA的FIFO和突发需要注意的问题较多，详情可看本章2.7小节。 STM32H7的参数手册DMA章节对存储器到存储器，外设到存储器，外设到存储器模式的传输过程进行了讲解，推荐大家看完本章节后读一下。 42.2 DMA基础知识 DMA的几个关键知识点放在开头说： 由于总线矩阵的存在，各个主控的道路四通八达，从而可以让DMA和CPU同时开工

FIFO是一种先入先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但缺点是只能顺序的写入数据、读出数据，其内部地址是由内部读写指针自动加1完成，不能像普通存储器那样由地址线读取或者写入某个地址。 FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设AD采集的速率是16位100K sps，那么每秒的数据量为100K x 16bit=1.6Mbps，而PCI总线的速度为33MHZ，总线宽度是32bit，其最大传输速率为1056Mbps，在两个不同的时钟域间采用FIFO作为数据缓冲。另外对于不同宽度的数据接口也可以用FIFO，例如单片机的8位数据输出。 FIFO的分类根据FIFO工作的时钟域，分为同步FIFO和异步FIFO。同步FIFO是指读写时钟为同一时钟。在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟相互独立。 FIFO设计的难点在于怎么判断FIFO的空满状态。为了保证数据正确的写入和读出，而不发生溢出或读空的状态出现，必须保证FIFO在满的情况下，不能进行写操作。在空的状态下不能进行读操作。 同步FIFO的实现代码： 1 module fifo( //信号定义---读、写、data_in,data_out,clk，复位，空，满 2 input [7:0] datain

http://hi.baidu.com/hieda/blog/item/e8f8752465afb337c895593c.html 异步FIFO 结构及FPGA 设计 吴自信,张嗣忠. 单片机及嵌入式系统应用,2000 摘要 ：首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。 1、异步FIFO介绍 在现代的集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟。多时钟域带来的一个问题就是,如何设计异步时钟之间的接口电路。异步 FIFO（First In First Out）是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。在网络接口、图像处理等方面, 异步FIFO得到了广泛的应用。 异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本文介绍解决这一问题的一种方法。 由图1可以看出：整个系统分为两个完全独立的时钟域——读时钟域和写时间域;FIFO的存储介质为一块双端口RAM,可以同时进行读写操作。在写时钟域部分