电阻

背景：为统筹电路设计较全面的知识点，本人将在近期推出电路设计中各种常用器件与设计理念，如基 本元 器件电阻、电容、电感、二极管保护，存储器件 SDRAM、FLASH，PCB设计工艺DCDC电源、PCB板布线设计工艺等，希望能为大家提供些许参考。 在电路设计中，经常需要使用匹配电阻，如 闭路电视同轴电缆 、时钟数据线等， 如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备 。 关于串联 匹配 电阻其作用 ： 1、概 述 ： 高速信号线中才考虑使用这样的电阻 ， 低频情况下，一般是直接连接 。 这个电阻有两个作用 ： ① 阻抗匹配 ： 因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等 。 ② 减少信号边沿的陡峭程度 ： 可以 减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等 。 因为串联的电阻，跟信号线的分布电容以及负载的输入电容等形成一个RC 电路，这样就会降低信号边沿的陡峭程度大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲 。 2、 详述（阻抗匹配） 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式 。

引用： http://longer.spaces.eepw.com.cn/articles/trackback/item/47780 0欧姆电阻作用 1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。 2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观） 3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。 4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。 5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻 6,在高频信号下，充当电感或电容。（与外部电路特性有关）电感用，主要是解决EMC问题。如地与地，电源和IC Pin间 7,单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。） 8,熔丝作用。由于PCB上走线的熔断电流较大，如果发生短路过流等故障时，很难熔断，可能会带来更大的事故。 由于0欧电阻电流承受能力比较弱（其实0欧电阻也是有一定的电阻的，只是很小而已），过流时就先将0欧电阻熔断了，从而将电路断开， 磁珠 电感是储能元件，而磁珠是能量转换（消耗）器件。 电感多用于电源滤波回路 ， 侧重于抑止传导性干扰（ 传导干扰 主要是电子设备产生的干扰信号通过导电介质或公共电源线互相产生干扰） ； 磁珠多用于信号回路 ， 主要用于EMI

ODT （ On-DieTermination ，片内终结） ODT 也是 DDR2 相对于 DDR1 的关键技术突破，所谓的终结（端接），就是让信号被电路的终端吸 收掉，而不会在电路上形成反射， 造成对后面信号的影响。 顾名思义， ODT 就是将端接电阻移植 到了芯片内部，主板上不再有端接电路。在进入DDR 时代， DDR 内存对工作环境提出更高的要求，如 果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象， 就会对后面信号的影响造成 运算出错。因此目前支持DDR主板都是通过采用终结电阻来解决这个问题。 由于每根数据线至少需要 一个终结电阻， 这意味着每块DDR 主板需要大量的终结电阻， 这也无形中增加了主板的生产成本 , 而且由于不同的内存模组对终结电阻的要求不可能完全一样，也造成了所谓的“内存兼容性问题”。 而在DDR-II 中加入了 ODT功能，当在DRAM 模组工作时把终结电阻器关掉， 而对于不工作的 DRAM 模 组则进行终结操作，起到减少信号反射的作用，如下图二所示。ODT 的功能与禁止由主控芯片控制， 在开机进行 EMRS 时进行设置， ODT 所终结的信号包括 DQS 、DQS# 、DQ 、DM 等。这样可以产生 更干净的信号品质，从而产生更高的内存时钟频率速度。而将终结电阻设计在内存芯片之上还可以简 化主板的设计，降低了主板的成本，

(一)上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 (二)上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 (三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2． 下级电路的驱动需求

一 限流电阻的选择 http://www.chinadmd.com/file/wizsctercu6osoocppx6ic6o_1.html http://www.elecfans.com/yuanqijian/guangou/20170508514273.html 光耦主副边电阻的选择 假设我们现在设定,tlp521的电流是2ma,ctr(current transfer ratio)取50%,原边是24V, 副边 是3.3V,led压降是1.5V,算一下限流电阻和上拉电阻的大小: R(led)=(24-1.5)/2=11.25K 取一个归一化的电阻值,10K 那么,I(led)=(24-1.5)/10=2.25ma Ic=2.25*0.5=1.125 Rc=(3.3-Vce)/1.12=2.9 Vce是三极管的饱和压降,这里简化为0v;那么,还要考虑到充分的进入饱和状态,那么,可以取Rc为近视的2倍,也就是5.1K; 一、光耦电阻选择 1、左边光耦输出的R13接几伏,应该是知道的,算出饱和时有多大电流。举例:假如R13接到12V(注意,这个条件将影响到下面所有的计算结果),光耦输出饱和压降忽略不 计,算得电流 I=12V/3.3kΩ=3.6mA。 2、查看TLP521的手册,可知该器件不挑档次的话最小变换效率为50%,因此为保证光耦被 驱动时饱和,右边的输入回路电流不得小于3

从上一文说到，设计原理图，我们需要想到哪些元器件呢？如何画呢？ 首先哈，我们需要先了解了解元器件的属性。 整流桥：整流电路，是把交流电能转换为直流电能的电路 滤波电容：是指安装在整流电路两端用以降低交流脉动波纹系数提升高效平滑直流输出的一种储能器件 变压器：利用电磁感应的原理来改变交流电压的装置，主要构件是初级线圈、次级线圈和铁芯（磁芯）。主要功能有：电压变换、电流变换、阻抗变换、隔离、稳压（磁饱和变压器）等 了解百度完了这些，我们这时候就需要使用软件画这些原理图（PADS、AD、Proter99） 以下的图片是画好的原理图， 首先，我们把这原理图分为几个部分，首先是电源。一个交流AC16V电，经过整流桥进行交流转直流，则成为23V左右的直流电。【（AC）16*√2≈≈23（DC）】 其次经过滤波电容进行滤波，将直流电更加稳定，并联一个电容作为负载的储能电容。 之后为变压器LM7805将24V压降为5V继续滤波。 之后为一个开关电路与电阻LED串联，大致就可以了。 还没结束，接下来还有元器件的选型，之前说到，我们需要根据元器件的属性、功率、温度等判断我们是否可以使用它。 电阻：我们先根据原理图来看。先看LED灯。首先，LED的电压为3.3V，电流我们设置大一些10mA。则电阻R1的电压为（5-3.3）1.7V，电流10mA。则根据欧姆定律可以算出电阻为170R，功率P=0.017W

在一些PCB的layout中，大家往往会看到在I2C通信的接口处，往往会接入一个4.7K的电阻，有的datasheet上面明确有要求，需要接入，有的则没有要求。 I2C接口 对于单片机来讲，有些IO内部的上拉电阻可以使能，这样就省去了外部的上拉电阻，这是对于单片机带有标准I2C通信协议接口，若是只带有模拟I2C协议接口，那么就需要考虑接入上拉电阻问题。下图是摄像头进行配置通信时SCL和SDA需要进行上拉电阻的连接。 在大多数情况下，由于I2C接口采用Open Drain机制，器件本身只能输出低电平，无法主动输出高电平，只能通过外部上拉电阻RP将信号线拉至高电平。因此I2C总线上的上拉电阻是必须的，如图1所示。 图1 因为I2C总线在空闲时必须拉高，只有是高的才能拉成低的，所以这是之所以规定空闲时必须为高的一个原因，要是保持“低”的话，那是不可能成为“多主”总线的。 其实I2C总线接口在工作时只会检测高低电平，他不会在乎有无上拉电阻的问题，所以总线必须满足时序要求。 上拉电阻的大小，会牵扯到两个问题，一个是功耗，一个是速度问题，两者是一个矛盾体。如果你想尽量提高速度，那么就牵涉到总线电容的问题，其实很容易理解，上拉电阻与总线的电容形成了RC，高速时将直接影响通讯！因为总线拉高时有个充电时间以及高电平的阀值

OPA541 功率放大器 音频放大器 高电压大电流 电机功率驱动 原理图PCB 目录 OPA541 功率放大器 音频放大器 高电压大电流 电机功率驱动 原理图PCB 基本原理 芯片选型 原理图&3D-PCB 具体讲解 模块原理图-PDF、原理图库、PCB库下载 基本原理 功率放大电路和电压放大电路没有本质的区别，只是功率放大电路主要用于相向负载提供足够大电压电流信号。功率放大器会在电压放大的末端，加上工作电流较大的功率管，使其不仅能接阻抗大的负载（此时与电压放大相同），也能连接阻抗较小的负载。这样输出电流就会因负载阻抗减小而增大，而电压还能保持不变，功率也就变大了。 芯片选型 在选型之前需要介绍功率放大器的主要种类。一般分为A类，B类，AB类,D类和T类，我们这里介绍的是OPA541是A类功放。放大器工作在特性曲线的线性范围内，所以瞬态失真和交替失真较小。电路简单，调试方便。但效率较低，晶体管功耗大，效率的理论最大值仅有25%，且有较大的非线性失真。因此效率比较低。A类放大器还有OPA544,LM3886等等。 原理图&3D-PCB 模块做了两级放大，第一级为OPA445芯片做的电压放大，第二级为OPA541做的功率放大。 具体讲解 1、首先满足高电压供电的放大器不多，所以前级就选用了OPA445，使用的同相比例放大 电路。放大倍率G=R1/R2+1。 2、下图C4为耦合电容

http://www.openedv.com/forum.php?mod=viewthread&tid=21980&extra=page%3D1%26filter%3Ddigest%26digest%3D1 http://www.51hei.com/bbs/dpj-137404-1.html GPIO的几种模式： （1）GPIO_Mode_AIN 模拟输入 （2）GPIO_Mode_IN_FLOATING 浮空输入 （3）GPIO_Mode_IPD 下拉输入 （4）GPIO_Mode_IPU 上拉输入 （5）GPIO_Mode_Out_OD 开漏输出 （6）GPIO_Mode_Out_PP 推挽输出 （7）GPIO_Mode_AF_OD 复用开漏输出 （8）GPIO_Mode_AF_PP 复用推挽输出 浮空：顾名思义就是浮在空中,上面用绳子一拉就上去了,下面用绳子一拉就沉下去了。 开漏：就等于输出口接了个NPN三极管,并且只接了e,b. c极 是开路的,你可以接一个电阻到3.3V,也可以接一个电阻到5V,这样,在输出1的时候,就可以是5V电压,也可以是3.3V电压了.但是不接电阻上拉的时候,这个输出高就不能实现了。 推挽：就是有推有拉,任何时候IO口的电平都是确定的,不需要外接上拉或者下拉电阻. 推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中

AD620放大器 AD623放大器 仪表放大器 差分放大器 微弱信号放大 原理图和PCB设计 目录 AD620放大器 AD623放大器 仪表放大器 差分放大器 微弱信号放大 原理图和PCB设计 基本原理 芯片选型 原理图&3D-PCB 具体讲解 模块原理图-PDF、原理图库、PCB库下载 基本原理 仪表放大器是差分放大器的一种改良，具有输入缓冲器，不需要输入阻抗匹配，使放大器适用于测量以及电子仪器上。特性包括非常低直流偏移、低漂移、低噪声、非常高的开环增益、非常大的共模抑制比、高输入阻抗。仪表放大器用于需要精确性和稳定性非常高的电路。 芯片选型 今天要介绍的是AD620和AD623芯片，一款低成本、高精度仪表放大器，仅需要一个外部电阻来设置增益，增益范围为1至10000（ad623为1000）倍。在管脚上两个芯片是互用的，只是增益的运算公式不一样。AD620的增益G =49.4 kΩ/R G + 1，AD623的增益G =100 kΩ/R G + 1。增益带宽积参数上也是差不多，都在1M以内，基本是用于低频的信号。如需较高增益带宽的仪表放大器可以使用AD8421，但是注意芯片管脚不是兼容的。 原理图&3D-PCB AD620的供电范围是大于AD623的，为了兼容AD623芯片我们设计采用了正负5V的供电。由单电源降压后再转换为负电源。 具体讲解 1、单端模式下