bench

FPGA的HLS案例开发｜基于Kintex-7、Zynq-7045_7100开发板 前 言 本文基于创龙科技TLK7-EVM开发板，是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。 评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。 图1 TLK7-EVM评估板 开发案例主要包括： l CameraLink、SDI、HDMI、PAL视频输入/输出案例 l 高速AD(AD9613)采集+高速DA(AD9706)输出案例 l AD9361软件无线电案例 l UDP(10G)光口通信案例 l UDP(1G)光口通信案例 l Aurora光口通信案例 l PCIe通信案例 l 案例源码、产品资料（用户手册、核心板硬件资料、产品规格书）：site.tronlong.com/pfdownload 本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS（High-Level Synthesis，高层次综合

蒲慕明:写给实验室博士的 Email 著名的华人生物学家蒲慕明先生曾经有一封非常著名的email在网上广为流传，这封email是蒲先生写给自己实验室所有博士生和博士后的，其中的观点我(施一公)完全赞同。这封email写的语重心长，从中可以看出蒲先生的良苦用心。我把这封email转给了我实验室的所有学生。 蒲慕明简介 蒲慕明，1948年10月生，中国科学院院士，美国科学院外籍院士，台湾“中研院”院士。现任中国科学院神经科学研究所所长，中国科学院脑科学与智能技术卓越创新中心主任。1970年毕业于台湾清华大学物理系，1974年于美国Johns Hopkins大学获生物物理学博士学位，1974-1976年在美国普度大学生命科学系从事博士后研究，1976-1985年在美国加州大学艾文分校生物物理系任助理教授、副教授、教授，1985-1988年任耶鲁大学医学院分子神经生物学系教授，1988-1995年任美国哥伦比亚大学生命科学系教授，1995-2000年任美国加州大学圣地亚哥分校Stephen Kuffler讲座教授，2001-2006年任美国加州大学伯克利分校分子与细胞生物学系讲座教授和神经生物学部主任，2006-2013年任该校Paul Licht生物学杰出讲座教授。1999年起任中国科学院神经科学研究所首任及现任所长、神经可塑性研究组组长、高级研究员、博士生导师

Kubernetes CIS Benchmark 见kube-bench 1.安全策略 1.1 使用宿主节点的命名空间 命名空间分 网络命名空间 PID命名空间 IPC命名空间 Pod使用主机的网络命名空间 绑定宿主节点端口 使用宿主节点的PID和IPC命名空间 1.2 节点安全上下文配置 指定容器中运行进程的用户ID 组织容器以Root用户运行 使用特权模式运行容器，对宿主节点内核具有完全的访问权限 通过添加或禁用内核功能，配置细粒度内核访问权限 设置SELinux选项，加强对容器的限制 阻止对容器根文件系统的写入 容器使用不同用户运行时共享存储卷 1.3 集群级别PodSecurityPolicy 是否允许Pod使用宿主节点的PID、IPC、网络命名空间 Pod允许绑定的宿主节点端口 容器运行时允许使用的用户ID runAsUser\fsGroup\supplementalGroup 是否允许拥有特权模式容器的pod 允许添加那些内核功能，默认添加那些内核功能，总是禁用那些内核功能 允许容器使用那些SELinux选项 容器是否允许使用可写的根文件系统 允许容器在哪些文件系统组下运行 允许Pod使用哪些类型的存储卷 对不同用户与组分配不同的PodSecurityPolicy 1.4 隔离Pod的网络 对一个命名空间启用网络隔离 同一命名空间内限制部分Pod访问一个服务端Pod

外部因素：优化场景之外的所有内容 优化内部设置和3D场景的复杂性只是方程式的一部分。 有时，您的场景已经进行了充分的优化，或者您根本无法对场景进行任何更改，因为您只负责 渲染 ，也可以不冒险对场景进行深入的更改而没有进行任何更改被批准。 您可以做很多事情来加快渲染速度，这些事情可以在3D场景之外进行控制，尽管有时以下选项确实需要在场景中进行一些小准备，然后才能发挥其全部潜力： 渲染通道和合成 让我们从渲染通道开始。我们都在某种程度上使用了它们，我们在本文的AOV部分中很快介绍了它们，因为它们确实有时会降低性能。 但是，通常，使用renderpass可以节省更多时间（如果使用正确）。 渲染通道不仅仅用于输出一些额外的图像信息，例如深度或对象或拼图遮罩。 正确使用时，可以将它们与comp组合使用。 Render Engine的Beauty Pass是默认输出的标准最终RGBA图像，它是内部由多个Renderpass组成的图像，例如Diffuse Pass，GI Pass，Light Pass，Shadow Pass，AO Pass，反射，折射…… 可以将这些通行证相加或相乘，以重制最终的通行证。 您可能已经猜到了：将其与一些Puzzle或Crypto-Mattes结合使用可以选择您的单个对象，并且您拥有一个非常强大的工具来更改comp的场景，而无需在其中重新渲染另一帧。您拍摄的3D软件

©PaperWeekly 原创 · 作者｜陆顺 学校｜中科院计算所硕士 研究方向｜神经网络架构搜索 注：该工作由作者在美团实习期间由初祥祥（美团 Mentor，前小米 AutoML 负责人）指导参与。 论文标题： DARTS-: Robustly Stepping out of Performance Collapse Without Indicators 论文作者： 初祥祥、王晓星、张勃、陆顺、魏晓林、严骏驰 论文链接： https://openreview.net/forum?id=KLH36ELmwIB 彩蛋： 团队正在招聘实习生，详情见 ： 美团视觉智能中心实习生招聘 简介 可微分方法（DARTS）是神经网络架构搜索（NAS）中最流行的方法。现有不少方法都致力于解决性能崩塌的问题，从而提升其稳定性。RobustDARTS [1] 提出了用超网的特征根作为判别是否进入崩塌的标志，而我们在本篇工作发现了反例，即在特征根不断增大的情形下，搜索出的模型性能仍在提升。我们受 FairDARTS [2] 中跳跃连接存在不公平竞争优势的启发，使用了一个额外的跳跃链接（auxiliary skip），简单有效地提升了 DARTS 的鲁棒性，且不使用额外的超参数和指示标志。 研究动机 可微分神经网络搜索（DARTS）存在普遍的性能崩塌，现有提升方法使用了先验知识或用指示信号来判别崩塌是否发生

Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3 BRAM IP 核包括有 5 种类型： Single-port RAM 单端口 RAM Simple Dual-port RAM 简单双端口 RAM （ A 写数据 B 读数据） True Dual-port RAM 双端口 RAM Single-por ROM 单端口 ROM Dual-port ROM 双端口 ROM BRAM 核支持两种总线形式的输入输出： Native or AXI4 以下图配置为例：Single-port RAM Testbench 测试代码如下： `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2018/11/21 15:52:48 // Design Name: // Module Name: test_bench_BRAM // Project Name: // Target Devices: // Tool Versions: // Description: // //

这一篇老李给大家简单介绍一下工业界常用的 CDC检查工具Spyglass ，然后奉上 CDC设计和验证中的工程经验总结 。如果你已经熟悉Spyglass CDC，那么你可以跳过第一部分。全篇干货满满，总计三千多字，希望大家一定能够读到最后。 一、CDC检查工具 我们先来说CDC检查工具。业界三大EDA公司Synopsys, Cadence, Mentor都有各自的CDC工具： Synopsys Spyglass CDC® , Cadence Conformal Constraint Designer® , Mentor Questa® . 而这其中以Synopsys公司的Spyglass CDC最为常用，市场占有率最高。在很多公司里都以Spyglass CDC作为 Sign-off的标准 。 Spyglass CDC的基本功能是它已经定义好了一系列的 设计规则(rule) ，然后基于这些规则来对设计进行检查，看设计是不是满足了这些规则，如果有违反规则的设计，它会把这些违反的地方报告出来让设计人员进行debug。不同的规则被划 分为几个大类，称之为goal 。举例来说，首先它会对设计和constraint进行 设置检查(setup rule check) ，比如是不是每一个flop的时钟都有定义，reset信号有没有定义等等。当setup rule check过了之后

ceph 挂载的快设备 [root@node1 ~]# df -h /mnt/rbd/ 文件系统 容量 已用 可用 已用% 挂载点 /dev/rbd0 15G 241M 14G 2% /mnt/rbd 安装压测工具和查看磁盘 IO 性能工具 fio [root@node1 ~]# yum install fio sysstat -y 打开一个 shell 终端查看块设备 IO [root@node1 ~]# iostat -x 1 查看 rbd 延迟相应时间 [root@node1 ~]# ceph osd perf 4K 随机写 -IOPS [root@node1 ~]# fio -filename=/mnt/rbd/fio.img -direct=1 -iodepth 32 -thread -rw=randwrite -ioengine=libaio -bs=4k -size=200m -numjobs=8 -runtime=60 -group_reporting -name=mytest mytest: (g=0): rw=randwrite, bs=(R) 4096B-4096B, (W) 4096B-4096B, (T) 4096B-4096B, ioengine=libaio, iodepth=32 ... fio-3.7 Starting 8 threads

目录 FPGA产生2FSK信号（1） 一、2FSK介绍 1、相干解调： 2、非相干解调 二、FPGA生成2FSK方法 1、正弦ROM表产生 （1）生成mif文件 （2）生成rom IP核并导入mif文件 （3）生成计数器 （4）计数器和rom整合 2、数字基带控制正弦ROM表 3、Modelsim仿真验证 开发环境： FPGA: cyclone iii 软件：quartus ii13.1+modelsim，matlab2016b 语言：Verilog HDL 一、2FSK介绍 FSK 是信息传输中使用得较早的一种调制方式，它的主要优点是：实现起来较容易，抗噪声与抗衰减的性能较好。国际电信联盟（ ITU ）建议在传输速率低于 1200b/s 时采用 2FSK 体制，其在中低速数据传输中得到了广泛的应用。所谓 FSK 就是用数字信号去调制载波的频率。 调制方法： 2FSK 可看作是两个不同载波频率的 ASK 已调信号之和。 解调方法：相干法和非相干法。 2FSK示意图 1 、相干解调： 相干解调 2 、非相干解调 过零检测 包络检波 二、FPGA生成2FSK方法 如图所示，2FSK产生的方案，利用基带信号控制DA的ROM表,从而实现FSK调试。 FPGA生成2FSK方案框图 1、正弦ROM表产生 下面详细讲解下如何生成ROM表。 正弦ROM表应该有这样的功能：输入时钟信号，输出幅度值

定点数优化：性能成倍提升 韦易笑 ​ 游戏开发、编程、游戏等 4 个话题下的优秀回答者 495 人赞同了该文章 定点数这玩意儿并不是什么新东西，早年 CPU 浮点性能不够，定点数技巧大量活跃于各类图形图像处理的热点路径中。今天 CPU 浮点上来了，但很多情况下整数仍然快于浮点，因此比如：libcario (gnome/quartz 后端）及 pixman 之类的很多库里你仍然找得到定点数的身影。那么今天我们就来看看使用定点数到底能快多少。 简单用一下的话，下面这几行宏就够了： #define cfixed_from_int(i) (((cfixed)(i)) << 16) #define cfixed_from_float(x) ((cfixed)((x) * 65536.0f)) #define cfixed_from_double(d) ((cfixed)((d) * 65536.0)) #define cfixed_to_int(f) ((f) >> 16) #define cfixed_to_float(x) ((float)((x) / 65536.0f)) #define cfixed_to_double(f) ((double)((f) / 65536.0)) #define cfixed_const_1 (cfixed_from_int(1)) #define