Error: Named argument not allowed in verilog

后端 未结 0 1859
旧巷少年郎
旧巷少年郎 2020-11-29 20:24
module util#();

  function g;
    input i;
    input [3:0] A, B;
    begin
      g = A[i]&B[i];
    end
  endfunction
endmodule

module cla4(A, B, CIN, C, COUT)         


        
相关标签:
回答
  • 消灭零回复
提交回复
热议问题