时钟复位

同步复位设计

　　同步复位信号只有在时钟的有效沿到来时才能复位；

　　注意：复位是一个大的 扇出，应尽可能减小其到达本地逻辑前穿过的逻辑数量。

　　

　　

　　

 　　

　　使用同步复位的优缺点：

　　　　优点：1.复位一般保证电路100%同步；

　　　　　　　2.同步复位保证复位只发生在有效时钟沿，时钟可以作为过滤掉复位毛刺的手段（抗干扰性好）；

　　　　　　　3.在设计中，复位由一组内部条件产生时用同步复位比较好，这样可以将时钟之间的复位毛刺过滤掉。

　　　　缺点：1.在多时钟设计中，同步复位可能需要一个脉冲展宽，使时钟复位信号能出现在时钟有效沿处；

　　　　　　　2.当复位信号撤销时间在建立时间和保持时间内时，也会产生亚稳态。

异步复位设计：

　　异步复位与时钟无关，触发器一般有复位端

　　

　　

　　异步复位设计的优缺点：

　　　　优点：1.触发器本身带有复位端，电路相对简单，保证数据路径上相对干净；

　　　　　　    2.电路不管有没有时钟都能复位，（复位与时钟无关）。

　　　　缺点：1.复位抗干扰性差，对噪声毛刺敏感；

　　　　　　　2.如果异步复位在触发器时钟有效沿附近释放，触发器就会进入亚稳态。

异步复位同步释放设计：

　　确保正确移除复位而设计：

　　

　　将复位信号与时钟脉冲同步需要两个触发器，这里第二个触发器用于移除由于复位撤销的复位信号与时钟上升沿过于接近所导致的亚稳态问题

　　　优点：1.抗干扰性好；

　　　　　　2.不易产生亚稳态；

　　　　　　3.不依赖时钟周期。

 　　一种减少复位信号毛刺的做法：

　　

 

　　

 

来源：博客园

作者：大邢

链接：https://www.cnblogs.com/duanxianfengzhengfly/p/11430437.html